半导体器件、半导体器件的制作方法及半导体设备

    公开(公告)号:CN118969755A

    公开(公告)日:2024-11-15

    申请号:CN202310546029.9

    申请日:2023-05-15

    摘要: 本申请实施例公开了一种半导体器件、半导体器件的制作方法及半导体设备,该半导体器件包括第一管芯,该第一管芯包括第一键合层;其中,第一键合层包括第一连接结构以及第一金属环,第一金属环围绕至少一第一连接结构设置。本申请实施例提供的半导体器件通过在第一管芯的第一键合层设置环绕至少一个第一连接结构的第一金属环,可以将第一管芯置于交变磁场中,以对第一连接结构均匀发热并与其它管芯的连接结构键合,而第一管芯的绝缘材料维持较低的温度,以降低半导体器件的第一管芯内部因高温产生应力而导致变形甚至断裂的风险。

    用于三维存储器装置的阶梯连接结构

    公开(公告)号:CN118843314A

    公开(公告)日:2024-10-25

    申请号:CN202310441563.3

    申请日:2023-04-23

    摘要: 一种存储器装置可以包括第一区域中的沟道结构。存储器装置还可以包括在邻接第一区域的第二区域中的多个字线腔体结构。多个字线腔体结构可以沿着第一方向延伸。字线腔体结构中的每一个字线腔体结构可以包括沿着垂直于第一方向的第二方向在字线腔体结构的第一侧中的第一触点结构。字线腔体结构中的每一个字线腔体结构还可以包括沿着第二方向在字线腔体结构的第二侧中的第二触点结构。第二侧可以与第一侧相对。字线腔体结构中的每一个字线腔体结构还可以包括缝隙结构。第一触点结构和第二触点结构可以沿着第二方向与缝隙结构分离。

    存储器的编程方法、存储器及存储系统

    公开(公告)号:CN118571288A

    公开(公告)日:2024-08-30

    申请号:CN202310186642.4

    申请日:2023-02-28

    IPC分类号: G11C16/10 G11C16/34

    摘要: 本申请实施例公开了一种存储器的编程方法、存储器及存储系统。所述存储器包括多个存储单元,所述方法包括:对所述存储单元进行第一增量步进脉冲编程;对所述存储单元进行第一编程态验证;对所述存储单元进行第二增量步进脉冲编程;其中,在所述存储单元的编程温度位于预设的第一温度范围内时,所述第二增量步进脉冲编程中的增量电压小于默认增量电压。本申请实施例能够改善存储单元的读取裕度,减少读取错误,且整体性能损失较小。

    三维存储器件及其制作方法

    公开(公告)号:CN112219278B

    公开(公告)日:2024-06-18

    申请号:CN202080002372.1

    申请日:2020-09-11

    IPC分类号: H10B43/50 H10B43/35 H10B43/27

    摘要: 提供了三维(3D)NAND存储器件和方法。在一个方面中,一种3DNAND存储器件包括衬底、核心区、隔离区、层堆叠体、沟道结构和隔离结构。每一核心区被隔离区中的一者或多者包围。该层堆叠体形成于每一核心区中并且包括相互交替堆叠的第一电介质层和导体层。沟道结构被形成为穿过该层堆叠体。隔离结构形成在隔离区中的一者或多者当中,并且包括相互交替堆叠的第二电介质层和第三电介质层。

    三维存储装置及其形成方法
    8.
    发明公开

    公开(公告)号:CN118019339A

    公开(公告)日:2024-05-10

    申请号:CN202211557496.3

    申请日:2022-12-06

    IPC分类号: H10B43/27 H10B43/40 H10B43/35

    摘要: 公开了一种三维(3D)存储装置,其包括:堆叠结构,所述堆叠结构包括交错的第一导电层和第一电介质层;以及沿第一方向延伸穿过堆叠结构的沟道结构,所述沟道结构与沟道结构的底部处的第一半导体层接触。沟道结构包括半导体沟道和位于半导体沟道之上的存储膜。半导体沟道包括有角结构,并且所述半导体沟道在位于所述有角结构下方的所述沟道结构的底部部分处的第一宽度小于所述半导体沟道在位于所述有角结构上方的所述沟道结构的上部部分处的第二宽度。

    三维存储器件的互连结构
    10.
    发明授权

    公开(公告)号:CN113380765B

    公开(公告)日:2024-04-23

    申请号:CN202110635161.8

    申请日:2020-01-21

    摘要: 公开了3D存储器件和用于形成3D存储器件的互连结构的方法的实施例。在一个示例中,3D存储器件包括衬底、存储堆叠层、沟道结构、沟道局部触点、缝隙结构和阶梯局部触点。存储堆叠层包括在衬底上方的交错的导电层和介电层。沟道结构垂直地延伸穿过存储堆叠层。沟道局部触点位于沟道结构上方并且与之相接触。缝隙结构垂直地延伸穿过存储堆叠层。阶梯局部触点位于在存储堆叠层的边缘上的阶梯结构处的导电层中的一个导电层上方并且与之相接触。沟道局部触点的上端、缝隙结构的上端和阶梯局部触点的上端是彼此齐平的。