-
公开(公告)号:CN104467764A
公开(公告)日:2015-03-25
申请号:CN201310680309.5
申请日:2013-09-25
申请人: 飞思卡尔半导体公司
IPC分类号: H03K17/16 , H03K17/687
CPC分类号: G11C5/14
摘要: 本公开涉及用于集成电路的状态保持电源门控单元。一种状态记忆门控电源(SRPG)单元,包括耦接至电源门控电路的保持电路。所述保持电路存储低功率时段开始之前的所述电源门控电路的状态信息。耦接至所述电源门控电路以及电源开关的第一端的门控电源在非低功率时段提供门控电源电压至所述电源门控电路。耦接至所述保持电路以及所述电源开关的第二端的局部电源在所述非低功率时段期间耦接至所述门控电源,并且非门控电源在所述非低功率时段期间通过隔离元件耦接至所述局部电源以隔离所述非门控电源和所述局部电源,并且在所述低功率时段期间耦接所述非门控电源至所述局部电源。
-
公开(公告)号:CN103838892A
公开(公告)日:2014-06-04
申请号:CN201210487006.7
申请日:2012-11-26
申请人: 飞思卡尔半导体公司
发明人: 杜华斌
IPC分类号: G06F17/50
CPC分类号: G06F17/5081 , G06F2217/78
摘要: 本公开涉及多电压域电路设计验证方法。一种电平移位器物理验证系统识别多电压域集成电路设计内的缺少的电平移位器。该系统分析物理布局设计数据文件,以便识别域和跨域的信号,以及IC设计内的具有一个或多个缺少的电平移位器的器件连接网络。
-
公开(公告)号:CN107300948A
公开(公告)日:2017-10-27
申请号:CN201610230326.2
申请日:2016-04-14
申请人: 飞思卡尔半导体公司
CPC分类号: H03K19/0016 , G06F1/06 , G06F1/32 , G06F1/3237 , G06F17/5072 , G06F2217/62 , G06F2217/78 , H03K19/21 , Y02D10/128 , G06F1/10 , G06F17/5045
摘要: 本发明涉及具有多位时钟门控单元的集成电路。一种多位时钟门控单元在集成电路(IC)中被用来代替一位时钟门控单元以降低功耗。一种物理设计方法被用来形成该集成电路的时钟树。门控时钟单元的初始位置以各自的初始时钟输入路径来限定。所选的时钟门控单元被移动到它们可以邻接的修改后位置。邻接的单元通过替换为具有多个门控信号输入、相应的受门控时钟输出及共同的时钟输入路径的多位时钟门控单元来合并。与相应的时钟门控单元在移动和合并之前的时钟路径的总电容相比,时钟路径的上游电容及所产生的多位时钟门控单元自身的电容的总电容可获得净降低。
-
公开(公告)号:CN103973267A
公开(公告)日:2014-08-06
申请号:CN201310118959.0
申请日:2013-01-25
申请人: 飞思卡尔半导体公司
IPC分类号: H03K3/012
CPC分类号: H03K19/0016
摘要: 本发明涉及具有电源模式控制缓冲器的电子器件。电子器件具有电源控制模块,其用于使所选的功能块在低电压工作模式中运行,而保持其它功能块被连续地供应电力。电源模式控制分配网络包括在分配树中的串联连接的缓冲器的链,该分配树用于将在公用输入端处接收电源模式控制信号分配至连接到各个功能块的各个输出端。在低电源工作模式中,电源控制模块使连续供应的电路供应给链的输出端处的输出缓冲器,而使供应至其它缓冲器的电力降低或切断。输出缓冲器包括反馈路径,其用于使在低电源工作模式之前输出缓冲器的状态在低电源工作模式期间锁存。
-
-
-