公开(公告)号：CN104253051A

公开(公告)日：2014-12-31

申请号：CN201410301809.8

申请日：2014-06-27

Applicant: 飞思卡尔半导体公司

Inventor： 洪庄敏 ,  康承泰

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/792 ,  H01L29/423

CPC classification number: H01L29/42328 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28518 ,  H01L27/105 ,  H01L27/11536 ,  H01L29/42332 ,  H01L29/45 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881 ,  H01L29/7882

Abstract: 本发明涉及分裂栅存储器单元结构的方法及结构。一种使用衬底(12)形成分裂栅存储器单元结构(10)的方法包括形成包括选择栅(16)的栅叠层和覆盖了所述选择栅的介电部分(18)。电荷存储层(20)在所述衬底上包括在所述栅叠层上形成。所述导电材料的第一侧壁间隔物(26)沿着延伸过所述选择栅的顶部的所述栅叠层的第一侧壁形成。所述介电材料的第二侧壁间隔物沿着所述第一侧壁间隔物上的所述第一侧壁形成。所述第一侧壁间隔物的一部分通过将所述第二侧壁间隔物用作据此硅化物(46)不延伸到所述电荷存储层的掩膜形成。

公开(公告)号：CN104377204A

公开(公告)日：2015-02-25

申请号：CN201410403696.2

申请日：2014-08-15

Applicant: 飞思卡尔半导体公司

Inventor： 阿桑加·H·佩雷拉 ,  洪庄敏 ,  康承泰

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L21/82345 ,  H01L21/823462 ,  H01L27/088 ,  H01L27/11546 ,  H01L29/42332 ,  H01L29/66825

Abstract: 本发明提供了非易失性存储器(NVM)单元、高压晶体管和高-k以及金属栅晶体管集成。通过使用具有非易失性存储器(NVM)部分、第一高压部分、第二高压部分和逻辑部分的衬底来制作半导体结构的方法包括在所述NVM部分、所述第一和第二高压部分和所述逻辑部分中的所述衬底的主要表面上生长第一导电层。在所述NVM部分中制作存储器单元，同时所述第一导电层保持在所述第一和第二高压部分和所述逻辑部分中。对所述第一导电层构图以在所述第一和第二高压部分中形成晶体管栅极。在所述NVM部分和所述第一和第二高压部分中形成保护掩膜。在所述逻辑部分中形成晶体管栅极，同时所述保护掩膜保持在所述NVM部分和所述第一和第二高压部分中。

公开(公告)号：CN104134670A

公开(公告)日：2014-11-05

申请号：CN201410182736.5

申请日：2014-04-30

Applicant: 飞思卡尔半导体公司

Inventor： 简·A·耶特 ,  洪庄敏 ,  康承泰 ,  罗纳德·J·希兹德克

IPC: H01L27/115

CPC classification number: H01L21/28273 ,  H01L27/11521 ,  H01L29/42328 ,  H01L29/42332

Abstract: 本发明涉及可伸缩分裂栅存储器单元阵列。分裂栅存储器阵列包括具有存储器单元(与12、14、18、20交叉的24、32、42)的第一行(24)；具有存储器单元(与12、14、18、20交叉的26、34、44)的第二行(26)，其中所述第二行与所述第一行相邻；以及多个段。每个段(32、34、36；40、42、44)包括：所述第一行的第一多个存储器单元(与12、14交叉)；所述第二行的第二多个存储器单元；形成了所述第一多个存储器单元的每个存储器单元的控制栅的第一控制栅部分(32)；以及形成了所述第二多个存储器单元的每个存储器单元的控制栅的第二控制栅部分(34)。所述第一控制栅部分和所述第二控制栅部分会聚(36)到在所述多个段的相邻段之间的单一控制栅部分(38)。

公开(公告)号：CN103367636B

公开(公告)日：2017-12-12

申请号：CN201310121335.4

申请日：2013-04-09

Applicant: 飞思卡尔半导体公司

Inventor： 洪庄敏 ,  库-米恩·昌 ,  周峰

IPC: H01L45/00

CPC classification number: H01L45/1633 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: 公开了一种ReRAM器件结构。电阻式随机存取存储器（ReRAM）包括第一金属层。所述第一金属层有第一金属以及在所述第一金属层上的金属氧化物层。所述金属氧化物层包括所述第一金属。所述ReRAM还包括在金属氧化物层上的第二金属层以及物理接触金属氧化物层的第一金属层的侧壁的第一连续导电阻挡层。

公开(公告)号：CN104425508A

公开(公告)日：2015-03-18

申请号：CN201410415106.8

申请日：2014-08-21

Applicant: 飞思卡尔半导体公司

Inventor： 阿桑加·H·佩雷拉 ,  洪庄敏 ,  康承泰 ,  秉·W·闵 ,  简·A·耶特

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11517 ,  H01L21/28273 ,  H01L27/11534 ,  H01L29/42332 ,  H01L29/66545 ,  H01L29/66825

Abstract: 本发明提供了集成的分裂栅非易失性存储器单元和逻辑结构。制作半导体结构的方法包括在NVM区域中形成选择栅和电荷存储层。垫片选择栅是通过在回刻蚀之后沉积共形层而形成的。构图刻蚀导致在所述选择栅上保留所述电荷存储层的一部分。形成于逻辑区域中的哑元栅结构具有被绝缘层围绕的哑元栅。执行化学抛光导致所述电荷存储层的顶面与所述哑元栅结构的顶面共面。用包括另一个化学机械抛光的金属逻辑栅替代所述哑元栅的一部分导致所述电荷存储层的顶面与所述金属逻辑栅共面。

公开(公告)号：CN103367636A

公开(公告)日：2013-10-23

申请号：CN201310121335.4

申请日：2013-04-09

Applicant: 飞思卡尔半导体公司

Inventor： 洪庄敏 ,  库-米恩·昌 ,  周峰

IPC: H01L45/00

CPC classification number: H01L45/1633 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146

Abstract: 本发明公开了一种ReRAM器件结构。电阻式随机存取存储器（ReRAM）包括第一金属层。所述第一金属层有第一金属以及在所述第一金属层上的金属氧化物层。所述金属氧化物层包括所述第一金属。所述ReRAM还包括在金属氧化物层上的第二金属层以及物理接触金属氧化物层的第一金属层的侧壁的第一连续导电阻挡层。