-
公开(公告)号：CN101636844A
公开(公告)日：2010-01-27
申请号：CN200880008643.3
申请日：2008-03-12
申请人： NXP股份有限公司
发明人： 皮埃尔·戈阿兰
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336 , H01L21/306 , H01L21/324
CPC分类号： H01L29/7825 , H01L21/3247 , H01L29/42356 , H01L29/4236 , H01L29/66659 , H01L29/66704 , H01L29/7816 , H01L29/7835
摘要： 提供的平面扩展漏极晶体管(100)包括控制栅极(102)、漏极区(109)、沟道区(107)、以及漂移区(108)，其中所述漂移区(108)被设置在所述沟道区(107)和所述漏极区(109)之间。而且，所述控制栅极(102)被至少部分地埋入所述沟道区(107)中，并且所述漂移区(108)包括掺杂材料的密度低于该漏极区(109)的掺杂材料密度。
-
公开(公告)号：CN100590799C
公开(公告)日：2010-02-17
申请号：CN200680035421.1
申请日：2006-09-26
申请人： NXP股份有限公司
发明人： 皮埃尔·戈阿兰
IPC分类号： H01L21/28 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786
CPC分类号： H01L29/66833 , H01L21/28273 , H01L21/28282 , H01L29/66795 , H01L29/66825 , H01L29/785 , H01L29/7881 , H01L29/792
摘要： 一种位于衬底层(2)上的非易失性存储器，包括源和漏区(3)以及沟道区(4)。所述源和漏区(3)以及所述沟道区(4)设置在所述衬底层(2)上的半导体层(20)中。沟道区(4)呈鳍状，在源和漏区(3)之间纵向(X向)地延伸。沟道区(4)包括两个鳍部分(4a，4b)以及鳍内间隔(10)，所述鳍部分(4a、4b)沿纵向(X向)延伸并且间隔开，所述鳍内间隔(10)位于所述鳍部分(4a、4b)之间；以及电荷存储区(11，12；15，12)位于鳍部分(4a，4b)之间的鳍内间隔(10)中。
-
公开(公告)号：CN101273440A
公开(公告)日：2008-09-24
申请号：CN200680035421.1
申请日：2006-09-26
申请人： NXP股份有限公司
发明人： 皮埃尔·戈阿兰
IPC分类号： H01L21/28 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786
CPC分类号： H01L29/66833 , H01L21/28273 , H01L21/28282 , H01L29/66795 , H01L29/66825 , H01L29/785 , H01L29/7881 , H01L29/792
摘要： 一种位于衬底层(2)上的非易失性存储器，包括源和漏区(3)以及沟道区(4)。所述源和漏区(3)以及所述沟道区(4)设置在所述衬底层(2)上的半导体层(20)中。沟道区(4)呈鳍状，在源和漏区(3)之间纵向(X向)地延伸。沟道区(4)包括两个鳍部分(4a，4b)以及鳍内间隔(10)，所述鳍部分(4a、4b)沿纵向(X向)延伸并且间隔开，所述鳍内间隔(10)位于所述鳍部分(4a、4b)之间；以及电荷存储区(11，12；15，12)位于鳍部分(4a，4b)之间的鳍内间隔(10)中。
-
公开(公告)号：CN101636844B
公开(公告)日：2011-09-28
申请号：CN200880008643.3
申请日：2008-03-12
申请人： NXP股份有限公司
发明人： 皮埃尔·戈阿兰
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336 , H01L21/306 , H01L21/324
CPC分类号： H01L29/7825 , H01L21/3247 , H01L29/42356 , H01L29/4236 , H01L29/66659 , H01L29/66704 , H01L29/7816 , H01L29/7835
摘要： 提供的平面扩展漏极晶体管(100)包括控制栅极(102)、漏极区(109)、沟道区(107)、以及漂移区(108)，其中所述漂移区(108)被设置在所述沟道区(107)和所述漏极区(109)之间。而且，所述控制栅极(102)被至少部分地埋入所述沟道区(107)中，并且所述漂移区(108)包括掺杂材料的密度低于该漏极区(109)的掺杂材料密度。
-
公开(公告)号：CN100568509C
公开(公告)日：2009-12-09
申请号：CN200580030905.2
申请日：2005-09-13
申请人： NXP股份有限公司
发明人： 皮埃尔·戈阿兰 , 罗伯茨·T·F·范沙吉克
IPC分类号： H01L27/115 , H01L21/8246 , H01L27/105 , H01L21/8247
CPC分类号： H01L27/11568 , H01L27/105 , H01L27/11573 , Y10S438/954
摘要： 一种在存储区中的半导体衬底上制造非易失性存储器件的方法，所述非易失性存储器件包括第一半导体层、电荷捕获层和导电层的单元堆叠，所述电荷捕获层是第一半导体层和导电层之间的中间层，所述电荷捕获层至少包括第一绝缘层，所述方法包括：提供具有第一半导体层的衬底；沉积电荷捕获层；沉积导电层；使单元堆叠形成图案以形成至少两个非易失性存储单元；以及在所述至少两个非易失性存储单元之间中产生浅沟槽隔离。
-
公开(公告)号：CN100541723C
公开(公告)日：2009-09-16
申请号：CN200680035502.1
申请日：2006-09-26
申请人： NXP股份有限公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/423 , H01L29/792 , H01L29/788
CPC分类号： H01L29/7881 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/66825 , H01L29/66833 , H01L29/785
摘要： 本发明涉及一种位于衬底层上的非易失性存储器，该衬底层包括半导体源区和漏区、半导体沟道区、电荷存储叠层和控制栅极；沟道区呈鳍状，具有两个侧壁部分和顶部区，并且在所述源区和所述漏区之间延伸；电荷存储叠层位于所述源区和所述漏区之间，并且在鳍状沟道区上方延伸，并与所述鳍状沟道区的长度方向垂直；控制栅极与电荷存储叠层接触，其中将存取栅极设置为与一个侧壁部分相邻，并由间层栅氧化层分离，电荷存储叠层与鳍状沟道区在另一个侧壁部分上接触，并通过间层栅氧化层与沟道隔离。
-
公开(公告)号：CN101273441A
公开(公告)日：2008-09-24
申请号：CN200680035502.1
申请日：2006-09-26
申请人： NXP股份有限公司
IPC分类号： H01L21/28 , H01L21/336 , H01L29/423 , H01L29/792 , H01L29/788
CPC分类号： H01L29/7881 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/66825 , H01L29/66833 , H01L29/785
摘要： 本发明涉及一种位于衬底层上的非易失性存储器，该衬底层包括半导体源区和漏区、半导体沟道区、电荷存储叠层和控制栅极；沟道区呈鳍状，具有两个侧壁部分和顶部区，并且在所述源区和所述漏区之间延伸；电荷存储叠层位于所述源区和所述漏区之间，并且在鳍状沟道区上方延伸，并与所述鳍状沟道区的长度方向垂直；控制栅极与电荷存储叠层接触，其中将存取栅极设置为与一个侧壁部分相邻，并由间层栅氧化层分离，电荷存储叠层与鳍状沟道区在另一个侧壁部分上接触，并通过间层栅氧化层与沟道隔离。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.023 秒)
