公开(公告)号：CN100490176C

公开(公告)日：2009-05-20

申请号：CN200510135258.3

申请日：2005-12-29

申请人： 台湾积体电路制造股份有限公司

发明人： 王志豪 ,  陈尚志

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/0217 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/28247 ,  H01L21/3144 ,  H01L21/3185 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66636 ,  Y10S438/954

摘要： 本发明提供一种半导体元件及其制造方法，具体涉及一种具有高介电值栅极介电层的半导体元件制造过程中，抑制次氧化物形成的一种系统及方法。在一例子中，金属氧化物半导体晶体管是包含一栅极结构，包含一高介电值栅极介电层及一栅极电极。在此例子中，一氮化层覆盖于栅极上以于制造过程中防止氧进入结构中，然而需足够薄以于制造过程中具有效的穿透性；亦需足够厚以阻挡杂质渗透。本发明所述半导体元件及其制造方法，在半导体元件的制造过程中，可抑制次氧化层的形成。

公开(公告)号：CN100477132C

公开(公告)日：2009-04-08

申请号：CN200710000331.5

申请日：2007-01-08

申请人： 台湾积体电路制造股份有限公司

发明人： 李自强 ,  杨富量 ,  黄俊仁 ,  李宗霖

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L21/8247 ,  H01L29/792 ,  H01L29/423 ,  H01L27/115

CPC分类号： H01L21/28282 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/7923 ,  Y10S438/954

摘要： 本发明提供一种半导体晶片、半导体装置与非易失性存储装置的制造方法。半导体装置的制造方法包括：形成一栅堆叠物于一基底上，栅堆叠物具有一侧壁；形成一ONO堆叠物于栅堆叠物上与侧壁旁；蚀刻ONO堆叠物以形成一ONO储存结构，ONO储存结构具有大体L型的剖面；形成一逻辑氧化间隔物于栅堆叠物与ONO储存结构上，使ONO储存结构中的一氮化物部分为ONO储存结构内的一氧化物与逻辑氧化间隔物的氧化物所围绕；形成一氮化物间隔物材料于栅堆叠物、ONO储存结构与逻辑氧化间隔物上；蚀刻氮化物间隔材料，以形成邻近栅堆叠物与位于至少部分的ONO储存结构与逻辑氧化间隔物上的一氮化物间隔物；于基底内形成邻近氮化物间隔物的一源极/漏极。

公开(公告)号：CN1722403A

公开(公告)日：2006-01-18

申请号：CN200410103717.5

申请日：2004-12-28

申请人： 海力士半导体有限公司

发明人： 李相敦

IPC分类号： H01L21/76 ,  H01L21/762 ,  H01L21/8238

CPC分类号： H01L21/76229 ,  H01L21/823878 ,  Y10S438/954

摘要： 本发明揭示一种制造半导体器件的器件隔离膜的方法。本发明在形成器件隔离膜之前，对藉由蚀刻周边区域中的一内衬氧化膜而暴露的一内衬氮化膜进行等离子氧化，以防止产生一电子阱(electron trap)，其会导致该氧化膜与该氮化膜的接口处发生电子捕获，从而导致一HEIP现象。

公开(公告)号：CN1615548A

公开(公告)日：2005-05-11

申请号：CN02827177.7

申请日：2002-12-10

申请人： 因芬尼昂技术股份公司

发明人： G·坦佩尔 ,  F·舒勒

IPC分类号： H01L29/792 ,  H01L21/8246

CPC分类号： H01L27/11568 ,  H01L29/66833 ,  H01L29/7923 ,  Y10S438/954

摘要： 本发明系关于一种非易失半导体存储单元及关于其制造方法，源极区域(7)、漏极区域(8)及位于其间的沟道区域形成于衬底(1)。为实现局部定界存储位置(LB、RB)，位于第一绝缘层(2)上的电非传导电荷储存层(3)系由中断(U)分开，由此防止特别是在该存储位置(LB、RB)间的侧边电荷输送及显著改善电荷留置性质。

公开(公告)号：CN1531095A

公开(公告)日：2004-09-22

申请号：CN200410001272.X

申请日：2004-01-05

申请人： 三星电子株式会社

发明人： 裵金钟 ,  李来寅 ,  金相秀 ,  金基喆 ,  金辰熙 ,  曹寅昱 ,  金成浩 ,  高光旭

IPC分类号： H01L27/105 ,  H01L27/12 ,  H01L21/28 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/02

CPC分类号： H01L29/792 ,  H01L29/7923 ,  Y10S438/954

摘要： 本发明公开了一种局部硅－氧化物－氮化物－氧化物－硅(SONOS)结构及其制造方法。该局部SONOS结构具有两片栅极和自对准氧化物－氮化物－氧化物(ONO)结构，包括：衬底；ONO结构，在衬底上；第一栅极层，在ONO结构上并与其对准；栅极绝缘体，在ONO结构旁的衬底上；以及，第二栅极层，在第一栅极层上和栅极绝缘体上。第一和第二栅极层彼此电连接。ONO结构、第一和第二栅极层一同限定了至少1位局部SONOS结构。相应的制造方法包括：设置衬底；在衬底上形成ONO结构；在ONO结构上形成第一栅极层并且第一栅极层与ONO结构对准；在ONO结构旁的衬底上形成栅极绝缘体；在第一栅极层和栅极绝缘体上形成第二栅极层；以及电连接第一和第二栅极层。

公开(公告)号：CN1485891A

公开(公告)日：2004-03-31

申请号：CN03156082.2

申请日：2003-08-29

申请人： 富士通AMD半导体有限公司

发明人： 南晴宏之 ,  中村学 ,  世良贤太郎 ,  东雅彦 ,  宇津野五大 ,  高木英雄 ,  锻治田达也

IPC分类号： H01L21/314 ,  H01L21/8239 ,  H01L27/105

CPC分类号： H01L27/11568 ,  H01L21/3145 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11546 ,  Y10S438/954

摘要： 在硅区域上形成下层二氧化硅膜之后，通过，例如，热CVD方法而在下层二氧化硅膜上形成硅膜。然后，通过等离子氮化方法对硅膜进行完全氮化，从而置换为氮化硅膜。然后，通过等离子氧化方法对氮化硅膜的表面层进行氧化，从而置换为上层二氧化硅膜。从而形成由下层二氧化硅膜、氮化硅膜和上层二氧化硅膜构成的多层绝缘膜的ONO膜。

公开(公告)号：CN1115098A

公开(公告)日：1996-01-17

申请号：CN95109195.6

申请日：1995-07-06

申请人： 现代电子产业株式会社

发明人： 崔壹铉

IPC分类号： G11C11/34

CPC分类号： H01L27/11517 ,  H01L27/115 ,  Y10S438/954

摘要： 一种快闪存储单元，包括：形成在衬底上组合绝缘膜以俘获或释放电荷；形成在组合绝缘膜一侧的漏区；与组合绝缘膜另一侧相隔一定距离形成的源区；在组合绝缘膜上形成的编程/擦除栅极；用于覆盖漏区、源区和编程/擦除栅极的层间绝缘膜；形成在层间绝缘膜上的选择栅极。可在低电压下编程和擦除，外围电路易于设计、可减少芯片尺寸，可显著增加操作重复次数，及防止过擦除。

公开(公告)号：CN101803006B

公开(公告)日：2016-03-02

申请号：CN200880023742.9

申请日：2008-05-09

申请人： 斯班逊有限公司

发明人： S·A·帕里克

IPC分类号： H01L21/8242

CPC分类号： H01L27/115 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/28282 ,  H01L21/28291 ,  H01L21/31144 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/792 ,  Y10S438/954

摘要： 本发明提供一种在半导体衬底上形成亚光刻(sub-lithographic)电荷储存组件之方法。此方法可包括：在半导体衬底上设置第一及第二层，而该第一层的厚度大于该第二层的厚度；形成邻接该第一层的侧面且位于该第二层的上表面的一部分上之间隔件；以及去除该第二层未被该间隔件覆盖的暴露部分。藉由去除该第二层的暴露部分同时留下该第二层由该间隔件保护的一部分，该方法可以从该半导体衬底上之该第二层的留存部分制造出亚光刻电荷储存组件。

公开(公告)号：CN100568509C

公开(公告)日：2009-12-09

申请号：CN200580030905.2

申请日：2005-09-13

申请人： NXP股份有限公司

发明人： 皮埃尔·戈阿兰 ,  罗伯茨·T·F·范沙吉克

IPC分类号： H01L27/115 ,  H01L21/8246 ,  H01L27/105 ,  H01L21/8247

CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/11573 ,  Y10S438/954

摘要： 一种在存储区中的半导体衬底上制造非易失性存储器件的方法，所述非易失性存储器件包括第一半导体层、电荷捕获层和导电层的单元堆叠，所述电荷捕获层是第一半导体层和导电层之间的中间层，所述电荷捕获层至少包括第一绝缘层，所述方法包括：提供具有第一半导体层的衬底；沉积电荷捕获层；沉积导电层；使单元堆叠形成图案以形成至少两个非易失性存储单元；以及在所述至少两个非易失性存储单元之间中产生浅沟槽隔离。

公开(公告)号：CN101548385A

公开(公告)日：2009-09-30

申请号：CN200780037848.X

申请日：2007-09-28

申请人： 赛普拉斯半导体公司

发明人： 克里希纳斯瓦米·库马尔 ,  赛格·利维

IPC分类号： H01L29/76

CPC分类号： H01L21/28282 ,  H01L21/3144 ,  H01L21/3145 ,  H01L29/4234 ,  H01L29/66833 ,  Y10S438/954

摘要： 本发明公开了一种制造非易失性电荷俘获存储器件的方法。该方法包括首先在单晶片群组设备的第一工艺腔体形成衬底上的隧道介质层，然后在单晶片群组设备的第二工艺腔体形成隧道介质层上的电荷俘获层。然后，在单晶片群组设备的第二或第三工艺腔体形成电荷俘获层上的顶端介质层。