-
公开(公告)号：CN101027769A
公开(公告)日：2007-08-29
申请号：CN200480044032.6
申请日：2004-09-21
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762 , H01L21/20
CPC分类号： H01L21/76254
摘要： 本发明涉及一种用于将一层材料从顶施主晶片10转移到接收操作晶片20上的方法，该顶晶片和接收晶片包含各自的要键合的表面，该方法包括：用于处理要键合的至少一个表面的处理步骤，对晶片的给定表面的该处理在所述晶片的相反表面上产生污染；用于直接键合顶晶片和操作晶片的要键合的表面的键合步骤，以形成中间多层晶片30；用于从顶晶片移除多余材料的移除步骤，该方法的特征在于，在处理步骤期间，仅处理顶晶片的要键合的表面。
-
公开(公告)号：CN1914709A
公开(公告)日：2007-02-14
申请号：CN200480041518.4
申请日：2004-12-10
申请人： S.O.I.TEC绝缘体上硅技术公司 , 原子能源局
发明人： O·雷萨克 , B·布隆多 , H·莫里索 , C·拉加荷-布朗夏尔 , F·富尔内尔
IPC分类号： H01L21/20 , H01L21/762
CPC分类号： H01L21/2007 , H01L21/02032 , H01L21/76254 , Y10S438/974
摘要： 本发明涉及材料具有差热特性的多层晶片的处理工艺，该工艺包括可产生二次缺陷的高温热处理步骤，其特征在于该工艺在高温热处理步骤之前包括晶片表面准备步骤。
-
公开(公告)号：CN100508124C
公开(公告)日：2009-07-01
申请号：CN200480041518.4
申请日：2004-12-10
申请人： S.O.I.TEC绝缘体上硅技术公司 , 原子能源局
发明人： O·雷萨克 , B·布隆多 , H·莫里索 , C·拉加荷-布朗夏尔 , F·富尔内尔
IPC分类号： H01L21/20 , H01L21/762
CPC分类号： H01L21/2007 , H01L21/02032 , H01L21/76254 , Y10S438/974
摘要： 本发明涉及材料具有差热特性的多层晶片的处理工艺，该工艺包括可产生二次缺陷的高温热处理步骤，其特征在于该工艺在高温热处理步骤之前包括晶片表面准备步骤。
-
公开(公告)号：CN1950937A
公开(公告)日：2007-04-18
申请号：CN200580014163.4
申请日：2005-03-07
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , Y02P70/605
摘要： 本发明涉及一种形成包含从施主晶片(10)剥离的层(2)的结构(30)的方法，该施主晶片(10)在去除之前包含由不同材料制成的第一层(1)和第二层(2)。本发明的方法在于：(a)注入原子种类用于在第二层(2)下面形成脆弱区(4)，(b)将施主晶片(10)键合到接收晶片(20)，(c)提供能量用于在脆弱区(4)中从施主晶片分离剥离层(1，2)，以及(d)选择性地蚀刻在第二层(2)前面的第一层(1)的剩余部分。所述方法还涉及在低于约800℃的温度进行的键合增强阶段。以这样一种方式来控制在阶段(a)执行的注入的参数，使得在阶段(c)之后立即出现的粗糙度最小化。
-
公开(公告)号：CN1830078A
公开(公告)日：2006-09-06
申请号：CN200480021742.7
申请日：2004-07-28
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76251
摘要： 本发明涉及绝缘体上半导体结构，包括由半导体材料制成的部分和由电绝缘材料制成的部分，所述材料彼此结合。弹性应力存在于半导体材料中。由电绝缘材料所制成的部分具有高于SiO2粘滞温度TGSiO2的粘滞温度TG。本发明还涉及用于制造所述绝缘体上半导体结构的方法。
-
公开(公告)号：CN100401499C
公开(公告)日：2008-07-09
申请号：CN200480022339.6
申请日：2004-07-29
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76259 , H01L21/76254
摘要： 本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。
-
公开(公告)号：CN1947240A
公开(公告)日：2007-04-11
申请号：CN200580013475.3
申请日：2005-04-25
申请人： S.O.I.TEC绝缘体上硅技术公司
CPC分类号： H01L21/78 , H01L2924/0002 , H01L2924/00
摘要： 本发明涉及一种制造多个芯片的方法，每个芯片包括至少一个电路，该方法包括下述连续步骤：在半导体材料层上产生芯片，所述层与衬底成一整体；将包括芯片的所述层从衬底转移到支撑；通过根据预定切割图案切割所述层而形成各个芯片。本发明的特征在于，该方法还包括，在将层转移到支撑之前，在支撑上形成对应于切割图案的弱化图案。本发明还涉及用于制造相关支撑的方法和所述支撑。
-
公开(公告)号：CN1860604A
公开(公告)日：2006-11-08
申请号：CN200480028279.9
申请日：2004-09-30
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007 , H01L21/76254 , Y10S438/933
摘要： 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。
-
公开(公告)号：CN100590838C
公开(公告)日：2010-02-17
申请号：CN200480028279.9
申请日：2004-09-30
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007 , H01L21/76254 , Y10S438/933
摘要： 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。
-
公开(公告)号：CN1833315A
公开(公告)日：2006-09-13
申请号：CN200480022339.6
申请日：2004-07-29
申请人： S.O.I.TEC绝缘体上硅技术公司
IPC分类号： H01L21/762
CPC分类号： H01L21/76259 , H01L21/76254
摘要： 本发明涉及一种用于制造包括埋入层的多层结构并用于电学、光学和光电子学设计的方法，包括a)形成包括埋入层得结构的层，和b)使用用于充分蚀刻埋入层材料的化学种类化学处理所述的结构。步骤a)包括形成设置在埋入层上的埋入保护层，并选择埋入保护层的材料使其能够足够抗蚀在步骤b)中使用的处理化学种类的化学侵蚀，从而阻碍所述化学种类穿过其到达埋入层的可能入口。也公开了用于制造电学、光学和光电子学设计的结构的所述方法的使用。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.024 秒)
