利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

44 条记录 (耗时 0.02 秒)

    结合静电放电保护电路及方法
    1.
    发明授权
    结合静电放电保护电路及方法 有权

    公开(公告)号：CN103733336B

    公开(公告)日：2017-02-15

    申请号：CN201280040250.7

    申请日：2012-08-17

    申请人： 美光科技公司

    发明人： 范晓峰 ,  迈克尔·D·谢纳

    IPC分类号： H01L27/04 ,  H01L27/02

    CPC分类号： H02H9/044 ,  H01L27/0259 ,  H01L27/0262 ,  H01L27/0617 ,  H01L27/0817 ,  H02H9/046

    摘要： 本发明揭示例如用于保护电路免受静电放电事件的电路、集成电路、设备及方法。在一实例方法中，使用由形成于半导体掺杂阱中的晶体管提供的泄漏电流触发晶闸管以将电流从信号节点传导到参考电压节点，所述晶体管与所述晶闸管的基极共享所述半导体掺杂阱。所述泄漏电流响应于所述信号节点处的噪声事件(例如，静电放电ESD事件)，且增加所述半导体掺杂阱的电压以正向偏压所述晶闸管的基极及集极。经触发的晶闸管将由ESD事件所致的电流传导到所述参考电压节点。

    沟槽肖特基整流器
    5.
    发明公开
    沟槽肖特基整流器 失效

    公开(公告)号：CN1520615A

    公开(公告)日：2004-08-11

    申请号：CN02811144.3

    申请日：2002-05-31

    申请人： 通用半导体公司

    发明人： 石甫渊 ,  苏根政

    IPC分类号： H01L29/47

    CPC分类号： H01L29/417 ,  H01L27/0817 ,  H01L27/095 ,  H01L29/42364 ,  H01L29/66143 ,  H01L29/872 ,  H01L29/8725

    摘要： 提供一种肖特基整流器。肖特基整流器包括：(A)具有半导体区和漂移区的第一和第二相对表面的半导体区，该半导体区包括邻接第一表面(12A)的第一导电类型的阴极区(12C)和邻接第二表面的第一导电类型的漂移区(12D)，该漂移区具有比阴极区的掺杂浓度更低的净掺杂浓度；(B)从第二表面(12B)延伸进入半导体区并在半导体区中限定一个或多个台面的一个或多个沟槽；(C)绝缘区(16)，邻接沟槽下部中的半导体区；(D)以及阳极电极，其(I)邻接肖特基整流接触并与第二表面(12)处的半导体形成肖特基整流接触，(II)邻接肖特基整流接触并与沟槽上部之中的半导体区形成肖特基整流接触，并且(III)邻接沟槽下部之中的绝缘区(16)。

    闸流体的制作方法
    6.
    发明公开
    闸流体的制作方法 失效

    公开(公告)号：CN1423311A

    公开(公告)日：2003-06-11

    申请号：CN02142882.4

    申请日：2002-09-23

    申请人： 联华电子股份有限公司

    发明人： 陈彦彰 ,  林志宏

    IPC分类号： H01L21/328 ,  H01L21/334

    CPC分类号： H01L29/66393 ,  H01L27/0617 ,  H01L27/0817

    摘要： 一种制作闸流体(thyristor)的方法,本发明是先提供一半导体基底,且该半导体基底表面至少包含有一主动区域(active area)以及一环绕该主动区域的浅沟隔离(STI),接着于该主动区域内形成一相邻接的N型井与P型井；随后再于该N型井与该P型井的交界处上方形成一虚置栅极(dummy gate),并同时于半导体基底上形成其他MOS晶体管的栅极,且各该栅极周围皆形成有一侧壁子；最后进行一N离子以及一P离子植入制程,以于该浅沟隔离与该虚置栅极之间的该P型井以及该N型井中,分别形成该闸流体的阴极与阳极；本发明可避免漏电流增大以及元件提早崩溃的现象；另外闸流体的主动区域上自行对准罩幕(mask)制程的精确度较容易被达到。

    制造基于栅控横向晶闸管的随机存取存储器(GLTRAM)单元的方法
    8.
    发明授权
    制造基于栅控横向晶闸管的随机存取存储器(GLTRAM)单元的方法 失效

    公开(公告)号：CN102089881B

    公开(公告)日：2013-03-27

    申请号：CN200980119832.2

    申请日：2009-05-28

    申请人： 格罗方德半导体公司

    发明人： H-J·曹

    IPC分类号： H01L27/102 ,  G11C11/39 ,  H01L21/332 ,  H01L29/74 ,  H01L27/06

    CPC分类号： H01L27/1027 ,  G11C11/39 ,  H01L27/0817

    摘要： 提供一种用以制造基于栅控横向晶闸管存储器装置(gltram)的方法。设置半导体层(406)，该半导体层(406)中包含第一导电性类型的第一、第二、第三和第四阱区(463、471、486、493)。第一栅极结构(465/408)覆盖该第一阱区(463)，第二栅极结构(475/408)覆盖该第二阱区(471)，第三栅极结构(485/408)覆盖该第三阱区(486)且与该第二栅极结构(475/408)成为一体，且第四栅极结构(495/408)覆盖该第四阱区(493)。形成相邻于该第一栅极结构(465/408)的第一侧壁(414)与相邻于第二到第四栅极结构(475/408、485/408、495/408)的侧壁(412、413、416、417、418、419)的侧壁间隔件(467)。此外，形成覆盖该第一阱区(463)的一部分(468)与该第一栅极结构(465/408)的一部分的绝缘间隔块(469)。该绝缘间隔块(469)相邻于该第一栅极结构(465/408)的第二侧壁(415)。形成相邻于该第一栅极结构(465/408)的第一源极区(472)，形成在该第一和第二栅极结构(465/408、475/408)之间的公共漏极/阴极区(474/464)，形成相邻于该第三栅极结构(485/408)的第二源极区(482)，形成在该第三和第四栅极结构(485/408、495/408)之间的公共漏极/源极区(484/492)，并形成相邻于该第四栅极结构(495/408)的漏极区(494)。形成延伸至相邻于在该第一栅极结构(465/408)的该绝缘间隔块(467)之下的该第一阱区(463)中的第一基极区(468)，并形成延伸至相邻于该第一基极区(468)的该第一阱区(463)中的该第一阱区(463)中的阳极区(466)。

    半导体装置
    9.
    发明公开
    半导体装置 无效

    公开(公告)号：CN102290414A

    公开(公告)日：2011-12-21

    申请号：CN201110156855.X

    申请日：2011-06-10

    申请人： 索尼公司

    发明人： 山崎崇

    IPC分类号： H01L27/02 ,  H01L29/41 ,  H01L29/06

    CPC分类号： H01L27/0727 ,  H01L27/0262 ,  H01L27/0817

    摘要： 本发明涉及一种包含ESD保护元件的半导体装置，其包括：半导体基板，其上形成有包括电源线和接地线的电子电路；以及静电放电保护元件，其设置在半导体基板上的电源线与接地线之间，静电放电保护元件包括晶闸管和驱动晶闸管的触发二极管，其中触发二极管包括在半导体基板上形成的阳极扩散层、在半导体基板上形成为与阳极扩散层分开的阴极扩散层以及在半导体基板上的阳极扩散层与阴极扩散层之间形成的栅极电极，且在半导体基板与触发二极管之间插入有栅极绝缘膜，连接到外部电源的外部端子电连接至栅极电极。本发明能够在不增大ESD保护元件的占用面积的情况下抑制ESD保护元件所产生的漏电流。