用于卷积编码的低复杂度解码器

    公开(公告)号:CN103959657A

    公开(公告)日:2014-07-30

    申请号:CN201280058519.4

    申请日:2012-11-28

    IPC分类号: H03M13/29 H03M13/37 H03M13/39

    摘要: 根据本发明的第一形式,本发明涉及传输错误校正方法,其中从通信信道接收来自待传输并通过卷积代码编码的二进制序列的至少两个经编码的二进制序列。所述方法的特征在于,该方法包括以下步骤:由两个接收经编码的二进制序列产生在通信信道上不存在传输错误的情况下一致的比较二进制序列;将比较二进制序列进行比较并且形成对应于两个比较二进制序列的逻辑运算异或的检测二进制序列;以及在比较二进制序列从分歧点开始分歧的情况下,验证从分歧点开始的由检测二进制序列的P位组成的序列是否对应于所列出的传输错误并且如果需要,则校正接收的经编码的二进制序列。

    编码与解码的方法及系统

    公开(公告)号:CN101039119B

    公开(公告)日:2011-05-18

    申请号:CN200710001492.6

    申请日:2007-01-10

    发明人: 邱茂清 陆晓峰

    摘要: 一种用于信息处理应用的编码器,所述编码器包含:输入,其经配置以提供需编码的信息位;和前馈卷积外代码编码器,其经配置以编码所述信息位,以便产生包含所述信息位和奇偶位的经编码的信息位。所述编码器还可包含至少一个交错器,其经配置以交错所述经编码的信息位,以便产生外代码字。另外,所述编码器可包含基于码率1的1/(1+D)累加码的内代码编码器,其经配置以编码所述外代码字,以便产生对应于所述信息位的一个或一个以上代码字。

    数字残留边带发送系统
    6.
    发明授权

    公开(公告)号:CN1163037C

    公开(公告)日:2004-08-18

    申请号:CN01137962.6

    申请日:2001-10-02

    IPC分类号: H04L27/02

    摘要: 公开了一种残留边带(VSB)调制发送系统和一种用于在本系统中对输入信号进行编码的方法。按照本发明,所述VSB发送系统包括:一个卷积编码器,用于对输入信号进行编码;一个格栅编码调制(TCM)编码器,用于对所述卷积编码的输入信号进行编码;及一个信号变换器,用于变换所述格栅编码的输入信号,以生成相应的输出信号。本发明采用了几种不同类型的卷积编码器,试验的结果表明了包含每种编码器的VSB系统的性能,它表明,当在一个VSB系统中使用卷积码编码器作为纠错编码器时,即使在比较低的输入信号与噪声的比率下也可以获得可靠的数据发送。

    数字残留边带发送系统
    7.
    发明公开

    公开(公告)号:CN1349335A

    公开(公告)日:2002-05-15

    申请号:CN01137962.6

    申请日:2001-10-02

    IPC分类号: H04L27/02

    摘要: 公开了一种残留边带(VSB)调制发送系统和一种用于在本系统中对输入信号进行编码的方法。按照本发明,所述VSB发送系统包括:一个卷积编码器,用于对输入信号进行编码;一个格栅编码调制(TCM)编码器,用于对所述卷积编码的输入信号进行编码;及一个信号变换器,用于变换所述格栅编码的输入信号,以生成相应的输出信号。本发明采用了几种不同类型的卷积编码器,试验的结果表明了包含每种编码器的VSB系统的性能,它表明,当在一个VSB系统中使用卷积码编码器作为纠错编码器时,即使在比较低的输入信号与噪声的比率下也可以获得可靠的数据发送。

    一种阶梯码解码方法和阶梯码解码装置

    公开(公告)号:CN109245777A

    公开(公告)日:2019-01-18

    申请号:CN201710555986.2

    申请日:2017-07-10

    IPC分类号: H03M13/29 H03M13/27

    摘要: 本发明公开了一种阶梯码解码方法和阶梯码解码装置,其中所述方法包括:步骤1,获取滑动窗的长度L,按照接收时间由前到后的顺序,连续获取L个所述子码块作为所述滑动窗中的待解码子码块,L为正整数;步骤2,将所述待解码子码块分组后分别进行解码,根据解码结果更新所述待解码子码块获取更新子码块,并输出前M个所述更新子码块作为解码结果,M小于L;步骤3,将所述滑动窗向后滑动M个所述子码块的长度,将所述滑动窗内剩余的所述更新子码块与滑入所述滑动窗的所述子码块,重新组合为所述滑动窗内的所述待解码子码块,并返回步骤2,直至输出所有所述子码块的解码结果。本发明降低了硬件电路的实现复杂度,减小了解码的时间延迟。

    一种LDPC卷积码构造方法
    9.
    发明公开

    公开(公告)号:CN105871385A

    公开(公告)日:2016-08-17

    申请号:CN201610171348.6

    申请日:2016-03-24

    发明人: 穆丽伟

    IPC分类号: H03M13/11 H03M13/29

    CPC分类号: H03M13/116 H03M13/2939

    摘要: 本发明涉及一种LDPC卷积码构造方法,其包括步骤:生成有限域GF(q)上所有元素其中q为素数或素数的幂,α为GF(q)上基本元;由所述有限域GF(q)上元素α0=1,α,...,αq?2构成m×n基矩阵基矩阵W;由所述基矩阵W获得时不变LDPC卷积码多项式矩阵H(D)。相对于现有技能,本发明的LDPC卷积码构造方法,具有快速编码特性,获得的码具有最大可达编码记忆,并且在小的约束长度下就具有较低的误码平台和良好的译码性能。

    编码与解码的方法及系统
    10.
    发明公开

    公开(公告)号:CN101039119A

    公开(公告)日:2007-09-19

    申请号:CN200710001492.6

    申请日:2007-01-10

    发明人: 邱茂清 陆晓峰

    摘要: 一种用于信息处理应用的编码器,所述编码器包含:输入,其经配置以提供需编码的信息位;和前馈卷积外代码编码器,其经配置以编码所述信息位,以便产生包含所述信息位和奇偶位的经编码的信息位。所述编码器还可包含至少一个交错器,其经配置以交错所述经编码的信息位,以便产生外代码字。另外,所述编码器可包含基于码率1的1/(1+D)累加码的内代码编码器,其经配置以编码所述外代码字,以便产生对应于所述信息位的一个或一个以上代码字。