-
公开(公告)号：CN104166629B
公开(公告)日：2019-04-19
申请号：CN201410219865.7
申请日：2014-05-19
Applicant: 马维尔国际贸易有限公司
Inventor： S·K·奇尔拉帕加瑞 , G·伯德
CPC classification number: H03M13/1111 , G06F11/1012 , G06F11/1048 , G06F11/1068 , G11C29/52 , H03M13/1105 , H03M13/1108 , H03M13/2927 , H03M13/2957 , H03M13/2975 , H03M13/3707 , H03M13/3738 , H03M13/3746 , H03M13/3927 , H03M13/41 , H03M13/45 , H03M13/458 , H03M13/6513
Abstract: 一种用于非易失性存储设备的控制器，包括传送控制模块和解码器模块。该传送控制模块被配置为请求从闪存存储模块读取数据。要被读取的数据包括对应于第一码字的数据。该传送控制模块被配置为从该闪存存储模块接收对应于该第一码字的硬判决。该传送控制模块被配置为从该闪存存储模块接收对应于该第一码字的软信息。在不接收对应于另一个码字的任何介入中间的硬判决或软信息的情况下，接收对应于该第一码字的该硬判决和对应于该第一码字的该软信息两者。该解码器模块被配置为使用对应于该第一码字的该硬判决和该软信息来解码该第一码字。
-
公开(公告)号：CN101449466B
公开(公告)日：2012-07-04
申请号：CN200680054782.0
申请日：2006-08-02
Applicant: 富士通株式会社
IPC: H03M13/29
CPC classification number: H03M13/2978 , H03M13/2975 , H03M13/6561 , H04L1/005 , H04L1/0052 , H04L1/0066
Abstract: 一种通信系统中的接收装置，其将一帧的信息比特分割为多个块，对各块的信息比特进行turbo编码并发送，通过接收信号解码编码前的信息比特，该接收装置仅具有数量比每一帧的块数少的解码器。各解码器对预定块中的似然度表达的编码信息比特实施解码处理，如果解码停止条件成立，则执行尚未解码处理的其他块的编码信息比特的解码处理。在解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果并执行错误检测处理，如果没有错误则输出解码结果。
-
公开(公告)号：CN101276627B
公开(公告)日：2012-05-16
申请号：CN200810088434.6
申请日：2008-03-31
Applicant: 日立环球储存科技荷兰有限公司
Inventor： 李宗旺 , 李元兴 , 理查德·L·加尔布雷思 , 伊凡娜·朱德杰维克 , 特拉维斯·R·奥宁
CPC classification number: H03M13/112 , H03M13/1102 , H03M13/1117 , H03M13/1128 , H03M13/1515 , H03M13/2966 , H03M13/2975 , H03M13/2987 , H03M13/6331 , H03M13/658 , H04L1/005 , H04L1/0057
Abstract: 提供用于对数据存储设备上记录的数据进行迭代译码的技术。迭代译码器使用多译码迭代译码数据以纠错。在迭代译码器的多重迭代中，后处理模块产生软信息，而译码器将最小和译码算法应用于低密度奇偶校验检查(LDPC)码，以基于软信息和更新的软信息产生非本征信息。
-
公开(公告)号：CN101449466A
公开(公告)日：2009-06-03
申请号：CN200680054782.0
申请日：2006-08-02
Applicant: 富士通株式会社
IPC: H03M13/29
CPC classification number: H03M13/2978 , H03M13/2975 , H03M13/6561 , H04L1/005 , H04L1/0052 , H04L1/0066
Abstract: 一种通信系统中的接收装置，其将一帧的信息比特分割为多个块，对各块的信息比特进行turbo编码并发送，通过接收信号解码编码前的信息比特，该接收装置仅具有数量比每一帧的块数少的解码器。各解码器对预定块中的似然度表达的编码信息比特实施解码处理，如果解码停止条件成立，则执行尚未解码处理的其他块的编码信息比特的解码处理。在解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果并执行错误检测处理，如果没有错误则输出解码结果。
-
公开(公告)号：CN100452659C
公开(公告)日：2009-01-14
申请号：CN99816223.X
申请日：1999-03-01
Applicant: 富士通株式会社
CPC classification number: H04L1/0051 , H03M13/29 , H03M13/2957 , H03M13/2975 , H03M13/2978 , H03M13/2984 , H04L1/0055
Abstract: 在重复进行解码的同时进行检测加速解码结果中的错误。如果检测到没有错误，则输出解码结果，即使解码操作在重复进行中，进而不再继续解码。再有，监视已进行设定次数解码时在解码结果中检测到错误的次数，如果检测到错误的次数等于或小于一设定值，则再次执行解码操作。再有，由构成加速解码器的第一和第二初级解码器输出的第一和第二解码结果之一被选作为适当的结果并被输出。
-
Patent Agency Ranking
公开(公告)号：CN101276627A
公开(公告)日：2008-10-01
申请号：CN200810088434.6
申请日：2008-03-31
Applicant: 日立环球储存科技荷兰有限公司
Inventor： 李宗旺 , 李元兴 , 理查德·L·加尔布雷思 , 伊凡娜·朱德杰维克 , 特拉维斯·R·奥宁
CPC classification number: H03M13/112 , H03M13/1102 , H03M13/1117 , H03M13/1128 , H03M13/1515 , H03M13/2966 , H03M13/2975 , H03M13/2987 , H03M13/6331 , H03M13/658 , H04L1/005 , H04L1/0057
Abstract: 提供用于对数据存储设备上记录的数据进行迭代译码的技术。迭代译码器使用多译码迭代译码数据以纠错。在迭代译码器的多重迭代中，后处理模块产生软信息，而译码器将最小和译码算法应用于低密度奇偶校验检查(LDPC)码，以基于软信息和更新的软信息产生非本征信息。
-
公开(公告)号：CN1973441A
公开(公告)日：2007-05-30
申请号：CN200580021166.0
申请日：2005-06-28
Applicant: 艾利森电话股份有限公司
CPC classification number: H04L1/005 , H03M13/2957 , H03M13/2975 , H04L1/0066
Abstract: 一种用于对特播编码数据解码的方法和设备。执行(42)第一特播解码迭代以产生最可能符号序列，每个符号具有幅值和正或负号。对符号序列进行差错校验(43)，如果检测到差错，设备通过逆转具有最小幅度的符号的正或负号以形成次最可能序列。如果再次检测(47)到差错，则对具有更大幅度的符号以及对多个符号执行额外正负号逆转。对每次修改进行差错校验。如果所有修改均未产生无差错序列，并且已执行(48)最大数量的修改，设备执行另一个特播解码迭代以产生另一个符号序列。然后重复该过程，直到产生无差错序列或已执行(49)最大数量的迭代为止。
-
公开(公告)号：CN1898874A
公开(公告)日：2007-01-17
申请号：CN200480038352.0
申请日：2004-12-08
Applicant: 皇家飞利浦电子股份有限公司
Inventor： 安德里斯·P.·赫克斯特拉 , 约翰纳斯·T.·M.·H.·迪耶里森
CPC classification number: H03M13/3905 , H03M13/2975 , H03M13/3972
Abstract: 本发明涉及SISO解码器，用于对接收的信息符号(r)块进行迭代解码，尤其用在turbo解码器中，所述块被分为多个信息符号窗。为了实现功率损耗的显著下降，提出的SISO解码器包括至少一个SISO解码单元(17，21)，用于对接收到的窗的信息符号(r)进行SISO解码，其中停止标准应用于每个窗。一旦通过将窗或子块标记为未激活(17，23)，而确定解码收敛，就允许对每个窗单独地终止迭代解码。未激活的窗在随后的迭代中不再被进行SISO解码。
-
公开(公告)号：CN1295883C
公开(公告)日：2007-01-17
申请号：CN01821424.X
申请日：2001-10-25
Applicant: 高通股份有限公司
Inventor： I·康
IPC: H03M13/29
CPC classification number: H03M13/3905 , H03M13/2975 , H03M13/2984 , H03M13/6502 , H03M13/6505 , H03M13/6563
Abstract: 一种高效增强解码器。所揭示的增强解码器包括一个第一操作模式，在该第一操作模式增强解码器使用第一功能环路。该第一功能环路包括一个存储器组，一个读交错器，一个第一复用器(MUX)，一个RAM文件，一个Log-MAP解码器，一个写交错器和一个第二MUX。所揭示的增强解码器进一步包括一个第二操作模式，在该第二操作模式中使第二功能环路。该第二功能环路包括存储器组，第一MUX，RAM文件，Log-MAP解码器和第二MUX。存储器组是一种双口外部存储器。所揭示的增强解码器电路在第一模式和第二模式之间转换。
-
公开(公告)号：CN1211932C
公开(公告)日：2005-07-20
申请号：CN01805530.3
申请日：2001-12-24
Applicant: 三星电子株式会社
IPC: H03M13/37
CPC classification number: H04L1/0051 , H03M13/2975
Abstract: 本发明公开了一种终止对由信息位组成的接收帧进行叠代解码的涡式解码器中的叠代解码，然后输出叠代解码结果的设备。涡式解码器通过叠代解码依次输出与接收帧的各自信息位相联系的LLR(对数似然比)绝对值，和响应叠代解码的终止命令，终止叠代解码。最小LLR绝对值检测器从依次输出的LLR绝对值中选择最小值M(i)。如果最小值M(i)大于第一阈值，控制器发出终止叠代解码的命令，其中，第一阈值是根据通过前叠代解码输出的LLR绝对值当中的最小值Fmin确定的。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.02 seconds)
