-
公开(公告)号：CN105052066B
公开(公告)日：2018-12-25
申请号：CN201480016609.6
申请日：2014-03-05
申请人： 马维尔国际贸易有限公司
CPC分类号： G06F11/1068 , H03M13/1108 , H03M13/1111 , H03M13/1128 , H03M13/3707 , H04L1/0052
摘要： 提供了用于对数据进行解码的系统和方法。第一解码器尝试基于针对用于符号的硬判决输入解码数据。当基于硬判决输入解码数据的尝试失败时，传送针对用于符号的可靠性信息的请求。接收电路接收用于符号的可靠性信息，并且第二解码器基于可靠性信息来解码数据。
-
公开(公告)号：CN102800351A
公开(公告)日：2012-11-28
申请号：CN201210167149.X
申请日：2012-05-23
申请人： 马维尔国际贸易有限公司
IPC分类号： G11C7/24
CPC分类号： G11C16/06 , G06F11/1048 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C16/34 , G11C16/3427
摘要： 本发明涉及用于生成NAND闪存中的软信息的系统和方法。提供了用于生成与存储器单元的阈值电压有关的软信息的系统和方法。存储器单元的阈值电压范围被划分成阈值电压值的子区域，在此称为容器。测量响应于施加的参考信号存储器单元的输出。施加的参考信号包括电压值和位置信息。基于参考信号的位置信息标识单个容器。基于存储器单元的输出和参考信号的电压值将所标识的容器分裂为多个容器。向新分裂的容器和未分裂的所有其他容器指派新的容器索引。
-
公开(公告)号：CN102045071A
公开(公告)日：2011-05-04
申请号：CN201010506571.4
申请日：2010-10-12
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/13 , H03M13/112 , H03M13/1128 , H03M13/114 , H03M13/116 , H03M13/3715 , H03M13/6502 , H04L1/0051 , H04L1/0053 , H04L1/0057
摘要： 本发明公开了一种改善用于低功率应用的LDPC解码器中的功耗的方法和设备。具体地，公开了一种使用设备以内的解码器对矢量进行解码的方法。本公开内容主要地涉及低功率数据解码，并且更具体地涉及用于利用低功率密度奇偶校验(LDPC)编码器编码的数据的低功率迭代解码器。公开如下系统和方法，其中可以在LDPC解码器中对LDPC代码进行解码的过程期间，在首次迭代或者首次迭代的部分中进行低功率校正子校验。也公开如下系统和方法，其中可以在LDPC解码器中实施对发送或者接收的消息的精确度的控制和/或对这些消息的缩放的改变。这里描述的低功率技术可以减少功耗，而不明显降低利用LDPC代码的应用或者利用低功率LDPC解码器的设备的性能。
-
公开(公告)号：CN102623067B
公开(公告)日：2016-12-14
申请号：CN201210063709.7
申请日：2012-01-29
申请人： 马维尔国际贸易有限公司
IPC分类号： G11C29/42
CPC分类号： G06F11/1012 , G11C2029/0411 , H03M13/1102 , H03M13/152 , H03M13/23 , H03M13/2957 , H03M13/3707 , H03M13/3738 , H03M13/41 , H03M13/51
摘要： 本发明涉及用于基于闪存的存储器系统的软解码系统和方法。特别地，提供了用于使用包括主要解码器和辅助解码器的解码器对数据进行解码的系统和方法。从存储设备获取码字。主要解码器尝试使用与码字相关联的硬数据来对码字进行解码。如果主要解码器失败，则解码控制器接收到对失败的指示，该指示激活辅助解码器。辅助解码器尝试使用与码字相关联的硬数据或软数据来对码字进行解码。主要解码器被设计为比辅助解码器消耗更少的能量、消耗更少的硅面积以及具有更高的吞吐量。主要解码器被配置为，相比失败并需要辅助解码器对码字进行解码，更有可能在对码字进行解码的第一次尝试中对存储在存储设备中的码字进行成功解码。
-
公开(公告)号：CN103155421A
公开(公告)日：2013-06-12
申请号：CN201280003336.2
申请日：2012-01-11
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/1108 , H03M13/1117 , H03M13/1128 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/2909 , H03M13/3707
摘要： 描述与LDPC解码器架构相关联的系统、方法和其它实施例。根据一个实施例，一种装置包括超奇偶校验矩阵。超矩阵与低密度奇偶校验(LDPC)码矩阵的至少一部分相对应。超奇偶校验矩阵耦合到高吞吐量LDPC解码器和低吞吐量LDPC解码器。超奇偶校验矩阵包括n个奇偶校验矩阵。奇偶校验矩阵包括与x个校验节点处理单元相对应的x行和与y个位节点处理单元相对应的y列。因此，超奇偶校验矩阵包括与nx个校验节点处理单元相对应的nx行和与ny个位节点处理单元相对应的ny列。选择数目n、x和y从而使得高吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵对应的ny个码字位并且低吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵相对应的y个码字位。
-
公开(公告)号：CN102483687A
公开(公告)日：2012-05-30
申请号：CN201080037302.6
申请日：2010-09-01
申请人： 马维尔国际贸易有限公司
CPC分类号： G06F12/0238 , G06F3/0608 , G06F3/0611 , G06F3/0616 , G06F3/0619 , G06F3/0623 , G06F3/064 , G06F3/0658 , G06F3/0679 , G06F12/1408 , G06F2212/1024 , G06F2212/1032 , G06F2212/1044 , G06F2212/401 , G06F2212/7201 , G06F2212/7203
摘要： 一种非易失性半导体存储器(NVSM)存储系统，包括：NVSM驱动接口，配置用于从主机接口接收主机数据扇区(HDS)。缓冲器管理模块，配置用于将所述HDS存储在缓冲器中。压缩模块，配置用于对所述HDS进行压缩以生成不同长度的压缩的HDS。驱动数据扇区(DDS)生成模块，配置用于向所述压缩的HDS添加多余数据以生成DDS。所述DDS被存储在NVSM中。
-
公开(公告)号：CN104166629B
公开(公告)日：2019-04-19
申请号：CN201410219865.7
申请日：2014-05-19
申请人： 马维尔国际贸易有限公司
发明人： S·K·奇尔拉帕加瑞 , G·伯德
CPC分类号： H03M13/1111 , G06F11/1012 , G06F11/1048 , G06F11/1068 , G11C29/52 , H03M13/1105 , H03M13/1108 , H03M13/2927 , H03M13/2957 , H03M13/2975 , H03M13/3707 , H03M13/3738 , H03M13/3746 , H03M13/3927 , H03M13/41 , H03M13/45 , H03M13/458 , H03M13/6513
摘要： 一种用于非易失性存储设备的控制器，包括传送控制模块和解码器模块。该传送控制模块被配置为请求从闪存存储模块读取数据。要被读取的数据包括对应于第一码字的数据。该传送控制模块被配置为从该闪存存储模块接收对应于该第一码字的硬判决。该传送控制模块被配置为从该闪存存储模块接收对应于该第一码字的软信息。在不接收对应于另一个码字的任何介入中间的硬判决或软信息的情况下，接收对应于该第一码字的该硬判决和对应于该第一码字的该软信息两者。该解码器模块被配置为使用对应于该第一码字的该硬判决和该软信息来解码该第一码字。
-
公开(公告)号：CN103606378B
公开(公告)日：2018-08-14
申请号：CN201310269718.6
申请日：2013-06-26
申请人： 马维尔国际贸易有限公司
IPC分类号： G11B20/10
CPC分类号： G11B20/1217 , G11B20/1426 , G11B2220/2516
摘要： 提供了从存储设备读取数据的系统和方法。从存储设备读取第一码字和第二码字，其中第二码字位于第一码字之后。并行地解码第一码字和第二码字，且在第一码字的解码完成之前完成第二码字的解码。在第一码字的解码完成之前，将解码的第二码字和指示第二码字的解码是否完成的信号传送至控制电路。
-
公开(公告)号：CN103155421B
公开(公告)日：2016-11-09
申请号：CN201280003336.2
申请日：2012-01-11
申请人： 马维尔国际贸易有限公司
CPC分类号： H03M13/1108 , H03M13/1117 , H03M13/1128 , H03M13/1131 , H03M13/1137 , H03M13/116 , H03M13/2909 , H03M13/3707
摘要： 描述与LDPC解码器架构相关联的系统、方法和其它实施例。根据一个实施例，一种装置包括超奇偶校验矩阵。超矩阵与低密度奇偶校验(LDPC)码矩阵的至少一部分相对应。超奇偶校验矩阵耦合到高吞吐量LDPC解码器和低吞吐量LDPC解码器。超奇偶校验矩阵包括n个奇偶校验矩阵。奇偶校验矩阵包括与x个校验节点处理单元相对应的x行和与y个位节点处理单元相对应的y列。因此，超奇偶校验矩阵包括与nx个校验节点处理单元相对应的nx行和与ny个位节点处理单元相对应的ny列。选择数目n、x和y从而使得高吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵对应的ny个码字位并且低吞吐量解码器能够在单个时间单位中处理与超奇偶校验矩阵相对应的y个码字位。
-
公开(公告)号：CN102800351B
公开(公告)日：2016-10-26
申请号：CN201210167149.X
申请日：2012-05-23
申请人： 马维尔国际贸易有限公司
IPC分类号： G11C7/24
CPC分类号： G11C16/06 , G06F11/1048 , G11C11/5642 , G11C16/0483 , G11C16/26 , G11C16/34 , G11C16/3427
摘要： 本发明涉及用于生成NAND闪存中的软信息的系统和方法。提供了用于生成与存储器单元的阈值电压有关的软信息的系统和方法。存储器单元的阈值电压范围被划分成阈值电压值的子区域，在此称为容器。测量响应于施加的参考信号存储器单元的输出。施加的参考信号包括电压值和位置信息。基于参考信号的位置信息标识单个容器。基于存储器单元的输出和参考信号的电压值将所标识的容器分裂为多个容器。向新分裂的容器和未分裂的所有其他容器指派新的容器索引。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.028 秒)
