-
公开(公告)号：CN118868801A
公开(公告)日：2024-10-29
申请号：CN202410835429.6
申请日：2024-06-26
申请人： 浙江大学
摘要： 本发明公开了一种基于自适应偏置和共源共栅补偿的两级级联高增益放大器，其采用了两级级联放大器的基本结构，第一级采用自适应偏置的共源共栅浮动反相放大器结构，通过交叉耦合偏置显著提升了增益，同时获得较大的电流以提高带宽和摆率，并且省掉了外部偏置电路和额外的共模反馈电路；第二级采用电流源偏置的反相放大器结构，通过电流复用实现了较高的电流效率，并获得较大的输出摆幅。此外，本发明利用共源共栅补偿电路省掉了米勒补偿需要的调零电阻，整体具有高增益、高速度的优点。
-
公开(公告)号：CN111049521B
公开(公告)日：2024-09-17
申请号：CN201910966955.5
申请日：2019-10-11
申请人： 恩智浦有限公司
发明人： 罗伯特·鲁滕 , 马西莫·恰奇 , 曼弗雷德·楚普克 , 吕西安·约翰内斯·布伦默斯 , 约翰内斯·胡伯图斯·安托尼奥斯·布雷克尔曼斯 , 穆罕默德·博拉特凯尔 , 沙衮·巴约里亚 , 苏海尔·巴赫拉米
摘要： 本公开的各方面涉及补偿模数转换器电路(ADC)中的误差。就如可以根据一个或多个实施例实施的，一种设备和/或方法涉及使用来自数模转换器电路(DAC)的输出将模拟信号转换成数字信号的ADC。补偿电路通过以下生成补偿输出：对于提供到所述DAC的相应信号部分，基于所述信号部分到模拟信号的转换与提供到所述DAC的所述信号部分的值之间的不相容性生成反馈信号。基于所述DAC的具有增益的信号输入生成补偿输出，所述增益基于所述反馈信号而施加。
-
公开(公告)号：CN118611662A
公开(公告)日：2024-09-06
申请号：CN202410611619.X
申请日：2024-05-16
申请人： 芯海科技(深圳)股份有限公司
摘要： 本申请实施例提供一种信号处理电路、芯片及电子设备，信号处理电路包括：信号选择放大模块，信号选择放大模块用于接入多路输入信号，并基于一路输入信号输出对应的放大信号；模数转换模块，模数转换模块用于对信号选择放大模块输出的放大信号进行模数转换；其中，信号选择放大模块包括多个信号放大单元，在模数转换模块对一信号放大单元输出一路输入信号对应的放大信号进行模数转换时，至少一信号放大单元对另外至少一路输入信号预先进行放大信号的建立。本申请可以减小信号处理电路的功耗，最终有利于减小芯片发热量以及减弱电子设备的发热现象。
-
公开(公告)号：CN118100933A
公开(公告)日：2024-05-28
申请号：CN202410088546.0
申请日：2024-01-22
申请人： 山西科泰航天防务技术股份有限公司
摘要： 本发明一种数据采集设备中模拟信号测量量程可编程实现方法，属于信息采集技术领域；解决了更改模拟信号测量通道采集测量量程，需要更改内部硬件电路或者增设信号适配器的技术问题；技术方案：将数据采集设备的多个模拟信号通道均设计为最大测量量程，上位机将模拟基准信号和原始ADC数字量，在模拟通道动态标定过程中，通过两次最小二乘算法获得比例参数和校准数据，将比例参数和校准数据写入存储器，确定所有模拟通道的分层电压值，运算出待呈现模拟信号的有效值，若更改模拟通道的采集量程，只需通过上位机对需要更改量程的模拟通道进行重新标定，得到重新标定后的比例参数和校准数据，并将其下载到设备内部的存储器；本发明应用于信息采集。
-
公开(公告)号：CN118017980A
公开(公告)日：2024-05-10
申请号：CN202410425536.1
申请日：2024-04-10
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路领域，具体为一种基于时钟边沿重新排列的波形失真矫正电路。本发明基于对时钟边沿提取并重新排列的思想，利用两个失真信号Injp和Injn上升沿之间或者下降沿之间的间隔时间为二分之一周期的特点，分别通过上升沿/下降沿提取及反向电路，对二者的上升沿/下降沿进行提取并反向，用这个上升沿/下降沿生成一个新的下降沿/上升沿；并分别另行通过上升沿/下降沿提取电路得到二者的上升沿/下降沿；再将这两组信号进行交叉组合得到输出波形信号Out_P和Out_N，从而使得输出Out_P、Out_N的上升沿和下降沿分别与这两个输入信号的上升沿或下降沿对齐。本发明有效解决了现有技术引入附加抖动的问题，兼具低复杂度、高速、低噪声的功效。
-
公开(公告)号：CN112335232B
公开(公告)日：2024-04-26
申请号：CN201980041252.X
申请日：2019-06-07
申请人： 索尼半导体解决方案公司
发明人： 青木健之
摘要： 提供了固态成像装置，通过其能够扩展ADC的动态范围并且从而改善成像特性。提供了固态成像元件(11)，包括：像素阵列(12)，具有通过光电转换输出像素信号的多个像素；以及AD转换处理单元(30)，对像素信号进行AD转换，并且AD转换处理单元包括比较器(31)，该比较器具有：第一放大单元(81)，第一放大单元具有包括P型晶体管的一对第一差分对和包括N型晶体管的一对第二差分对；以及第二放大单元(82)，在第二放大单元中，P型晶体管和N型晶体管串联连接，第二放大单元放大第一放大单元的输出。
-
公开(公告)号：CN111095802B
公开(公告)日：2023-11-24
申请号：CN201880058797.7
申请日：2018-09-10
申请人： 美国亚德诺半导体公司
摘要： 自适应SAR ADC技术可以提高速度和/或降低其功耗。在一些示例方法中，来自模拟输入信号的先前采样的转换的一个或多个位可以被预加载到ADC的DAC电路上。如果确定预加载的位是可接受的，则可以对当前样本进行位试验以确定剩余的位。如果不可接受，则ADC可以丢弃预加载的位并对所有位执行位试验。自适应SAR ADC可以包括控制回路以使用历史数据来调整(例如增加或减少)在随后的位试验中预加载的位数。
-
公开(公告)号：CN116961661A
公开(公告)日：2023-10-27
申请号：CN202310846123.6
申请日：2023-07-11
申请人： 中国电子科技集团公司第四十一研究所
摘要： 本公开涉及高速数据采集设备技术领域，提出了一种适用于微弱信号采集的高精度高速数据采集系统及方法，包括依次连接的全差分放大电路、抗混叠滤波电路、模数转换器、控制电路以及数据传输电路；全差分放大电路包括两个并联连接的仪表运放，将两个仪表运放与差分输入端子并联。采用全差分放大，在不改变信号类型的同时，对输入的信号完成固定增益的放大，确保模数转换结果的准确性，通过外设到内存直接访问内存的方式，减少主控核心的占用时间，且该种嵌入式主控成本低廉，功耗更小，能够实现24位高精度、600Ksps高采样速度，输入电压信号范围宽、集成度高、成本低且自主可控的高精度高速模拟信号采集。
-
公开(公告)号：CN116915257A
公开(公告)日：2023-10-20
申请号：CN202310908856.8
申请日：2017-09-21
申请人： 德克萨斯仪器股份有限公司
发明人： 张俊
摘要： 本申请涉及可编程增益放大器和包含PGA的ΔΣ模数转换器。可编程增益放大器(400A)包括运算放大器(402A)和耦合到运算放大器的输出节点(404A)的电阻器网络(405A)。电阻器网络包括串联耦合在输出节点和第一网络节点(406A)之间的第一多个电阻器(410A)。第二多个电阻器(415A)串联耦合在第一网络节点和第二网络节点(408A)之间。单元电阻器(418A)与第二多个电阻器并联耦合在第一电阻器网络节点和第二电阻器网络节点之间，并且第三多个电阻器(420A)并联耦合在第二电阻器网络节点和参考电压(VREF)之间。第二多个电阻器和第三多个电阻器中的每个电阻器包括单元电阻器。第三多个电阻器包含N个电阻器，并且第二多个电阻器包含N‑1个电阻器。
-
公开(公告)号：CN110476356B
公开(公告)日：2023-02-28
申请号：CN201880022471.9
申请日：2018-02-15
申请人： 赛灵思公司
摘要： 一种接收器(100)，包括自动增益控制器(AGC)(104)、模数转换器(ADC)(106)和适配单元(110)，AGC被配置为接收模拟信号；ADC被配置为接收来自AGC(104)的输出并输出数字化信号，其中数字化信号的最高有效位对应于限幅数据(111)，并且数字化信号的最低有效位对应于误差信号(109)；适配单元被配置为至少部分地基于数字化信号来控制AGC(104)、ADC(106)或同时控制AGC(104)和ADC(106)，以实现期望的数据数字化和数据限幅。
-
-
-
-
-
-
-
-
-
搜索结果
311 条记录 (耗时 0.016 秒)
