-
公开(公告)号：CN117176117B
公开(公告)日：2024-09-10
申请号：CN202311011215.9
申请日：2023-08-11
申请人： 深圳高铂科技有限公司
发明人： 薄会健
摘要： 本发明实施例涉及脉冲延时技术领域，公开了一种脉冲延时方法及延时系统，该方法包括：获取数字累加器根据分频比数据值生成的多路复用器控制码信号、相位插值器控制码信号和数字时间转换器控制码信号；控制多路复用器根据多路复用器控制码信号从二分频器产生的多相时钟信号中选择出对应的两相位时钟信号；根据相位插值器控制码信号，生成对应的插值权重因子；控制相位插值器根据插值权重因子对两相位时钟信号进行相位内插，以生成相应的相位插值器延迟时钟；控制数字时间转换器根据数字时间转换器控制码信号在相位插值器延迟时钟的基础上进行编程控制延迟，以生成相应的数字时间转换器延迟时钟。实施本发明实施例，能够产生更高精度的延迟时钟。
-
公开(公告)号：CN115865094A
公开(公告)日：2023-03-28
申请号：CN202211556134.2
申请日：2022-12-06
申请人： 国网四川省电力公司营销服务中心
摘要： 本发明公开了一种基于经验模态分解的时钟驯服方法、系统及介质，本发明属于信号处理技术领域，获取卫星时钟信号；将所述卫星时钟信号与本地可控振荡器输出的本地时钟信号进行差值计算，获得钟差信号；采用趋势提取算法提取所述钟差信号的特征信号，并通过PID控制算法对所述特征信号进行处理，获得调节信号；基于所述调节信号，调节本地可控振荡器输出频率，使得所述本地时钟信号的频率与所述卫星时钟信号的频率同步；本发明的有益效果为通过将钟差信号中的特征信号提取出来，在对各个特征信号进行PID控制算法处理，减小了对时钟驯服产生的误差，提高了时钟驯服的准确性。
-
公开(公告)号：CN111565050B
公开(公告)日：2021-09-17
申请号：CN202010373185.6
申请日：2020-05-06
申请人： 中国计量科学研究院
摘要： 本申请提供一种超导量子数模转换电路以及量子电压噪声源器件。第一高速脉冲信号与第二高速脉冲信号沿着各自对应的微波传输线结构向尾端传输，传输至合路模块时进行合路。两组幅度相等但是极性相反的第一高速脉冲信号与第二高速脉冲信号相互抵消，再被终端电阻模块吸收，可以解决传统超导量子数模转换电路的共模电压误差问题。因此，使用的高速数字信号不必为了避免共模电压误差问题而采用效率更低的编码方式。因此，通过超导量子数模转换电路不仅解决了共模电压问题，而且可以使任意波形合成系统简单、且可保持最大的可合成信号幅值。
-
公开(公告)号：CN1878000A
公开(公告)日：2006-12-13
申请号：CN200610087342.7
申请日：2006-06-08
申请人： 道芬综合公司
CPC分类号： H03M3/358 , H03M3/506 , H03M7/3024 , H03M7/3035 , H03M7/3037
摘要： 一种将数字信号变成脉冲宽度调制信号的转换器，包括第一转换单元，其以第一频率接收连续的数字信号，每个数字信号具有一个第一确定数目的值，以及以第一频率提供第一中间信号，每个第一中间信号具有一个比第一确定数目更小的第二确定数目的值；执行第一中间信号的抽取以便以第二频率来提供第二中间信号的单元，所述第二频率等于第一频率除以第二确定数目减一；以及第二转换单元，以第二频率从第二中间信号中提供具有两个状态的脉冲宽度调制信号，所述两个状态中任一的最短持续时间等于第一频率的倒数，第一转换单元接收所述脉冲宽度调制信号。
-
公开(公告)号：CN118282408A
公开(公告)日：2024-07-02
申请号：CN202410465564.6
申请日：2024-04-17
申请人： 清华大学
摘要： 本申请提供一种数字时间转换器、锁相环以及电子设备。数字时间转换器包括：输入端、输出端、N(N≥1)个延时单元。输入端用于接收输入信号。输出端用于输出输出信号。每个延时单元包括串联连接的电感和电容。电感连接输入端，后一延时单元的电感连接于前一延时单元的电感和电容之间，电容接地。延时单元包括延时输出端，位于电感和所述电容之间，延时输出端连接输出端。数字时间转换器用于根据数字控制信号，控制输出端输出任意延时输出端的输出信号。本申请的延时单元由电感和电容构成，电感电容具有较低的电压噪声，且可以减少大延时情况下信号的失真，降低数字时间转换器的噪声。
-
公开(公告)号：CN117560012A
公开(公告)日：2024-02-13
申请号：CN202311672644.0
申请日：2023-12-07
申请人： 电子科技大学
摘要： 本发明属于时间间隔信号产生领域，具体为一种基于SerDes的高分辨率DTC实现装置，包括：时钟模块、数据编码模块、SerDes采样发射模块和门信号分解模块；通过利用SerDes采样发射模块的将低速并行数据转换为高速串行数据，既方便FPGA内部的数据处理，又完成了所需的可视为高速串行数据的门信号的产生，且产生的时间间隔信号具有较宽的动态范围。此外，本发明的DTC实现过程中，其校准工作更加简单，实现难度更低、便于扩展。
-
公开(公告)号：CN117176117A
公开(公告)日：2023-12-05
申请号：CN202311011215.9
申请日：2023-08-11
申请人： 深圳高铂科技有限公司
发明人： 薄会健
摘要： 本发明实施例涉及脉冲延时技术领域，公开了一种脉冲延时方法及延时系统，该方法包括：获取数字累加器根据分频比数据值生成的多路复用器控制码信号、相位插值器控制码信号和数字时间转换器控制码信号；控制多路复用器根据多路复用器控制码信号从二分频器产生的多相时钟信号中选择出对应的两相位时钟信号；根据相位插值器控制码信号，生成对应的插值权重因子；控制相位插值器根据插值权重因子对两相位时钟信号进行相位内插，以生成相应的相位插值器延迟时钟；控制数字时间转换器根据数字时间转换器控制码信号在相位插值器延迟时钟的基础上进行编程控制延迟，以生成相应的数字时间转换器延迟时钟。实施本发明实施例，能够产生更高精度的延迟时钟。
-
公开(公告)号：CN1878000B
公开(公告)日：2012-04-18
申请号：CN200610087342.7
申请日：2006-06-08
申请人： 道芬综合公司
CPC分类号： H03M3/358 , H03M3/506 , H03M7/3024 , H03M7/3035 , H03M7/3037
摘要： 一种将数字信号变成脉冲宽度调制信号的转换器，包括第一转换单元，其以第一频率接收连续的数字信号，每个数字信号具有一个第一确定数目的值，以及以第一频率提供第一中间信号，每个第一中间信号具有一个比第一确定数目更小的第二确定数目的值；执行第一中间信号的抽取以便以第二频率来提供第二中间信号的单元，所述第二频率等于第一频率除以第二确定数目减一；以及第二转换单元，以第二频率从第二中间信号中提供具有两个状态的脉冲宽度调制信号，所述两个状态中任一的最短持续时间等于第一频率的倒数，第一转换单元接收所述脉冲宽度调制信号。
-
公开(公告)号：CN1127959A
公开(公告)日：1996-07-31
申请号：CN95101690.3
申请日：1995-01-23
申请人： 联华电子股份有限公司
发明人： 邓永佳
IPC分类号： H03M1/86
摘要： 一种过取样噪声转移装置，适用于数字模拟转换装置中，用以将脉冲码调制信号(PCM)转变成脉冲疏密调制信号(PCM)，利用复数移位寄存器，并配合较过取样频率高的脉冲信号，通过简化高阶过取样噪声转移装置及布局的复杂度，可使信号与噪声比(S/N)达104dB以上，实现高阶的过取样噪声转移装置。
-
公开(公告)号：CN118118029A
公开(公告)日：2024-05-31
申请号：CN202410304070.X
申请日：2024-03-18
申请人： 无锡卓海科技股份有限公司
摘要： 本发明公开了一种预对准机的传感器信号转换装置。该装置包括：信号输出模块、信号转换模块及解析模块；所述信号输出模块，用于输出预对准机的传感器信号至所述信号转换模块；所述信号转换模块，用于将所述传感器信号转换为传感器转换信号，并输出至所述解析模块；所述解析模块，用于解析所述传感器转换信号。本方案实现了传感器的信号高速转换，以提高现场解析模块的适配度，保证现场解析模块的稳定运行。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.016 秒)