-
公开(公告)号：CN118921987A
公开(公告)日：2024-11-08
申请号：CN202410980886.4
申请日：2018-09-28
申请人： 长江存储科技有限责任公司
IPC分类号： H10B43/27 , H10B43/50 , H01L23/367 , H01L23/373
摘要： 本申请公开了一种3D存储器件。该3D存储器件包括：栅叠层结构，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；多个沟道柱，所述沟道柱贯穿所述栅叠层结构以形成晶体管；以及多个伪沟道柱，所述伪沟道柱贯穿所述栅叠层结构中的至少部分所述栅极导体以提供支撑，其中，所述多个伪沟道柱中的至少一个伪沟道柱连接有散热结构。本发明采用伪沟道柱连接至散热结构提供散热途径，可以提高3D存储器件的良率和可靠性。
-
公开(公告)号：CN118901291A
公开(公告)日：2024-11-05
申请号：CN202380008594.8
申请日：2023-03-02
申请人： 长江存储科技有限责任公司
摘要： 一种存储器装置制作方法，包括：提供结构，该结构具有包括分别与各第一电介质层交替的字线的第一层以及包括分别与各所述第一电介质层交替的第二电介质层的第二层，其中，第二层与第一层相邻；形成垂直凹陷，所述垂直凹陷中的每者在第一方向上穿过第二层延伸至第二电介质层中的相应的一个第二电介质层的表面；蚀刻相应的横向凹陷，从而露出字线中的相应的一条字线的表面；以及采用至少一种导电材料填充每一相应的横向凹陷，从而使该相应的横向凹陷中的所述至少一种导电材料通过该露出表面与字线中的所述相应的一条字线接触。
-
公开(公告)号：CN118695606A
公开(公告)日：2024-09-24
申请号：CN202310319471.8
申请日：2023-03-29
申请人： 旺宏电子股份有限公司
发明人： 洪敏峰
摘要： 本公开提供了一种存储器装置及其制造方法。该存储器装置包括堆叠结构、通道柱、多个导体柱以及分隔墙。所述堆叠结构，位于介电基底上，包括彼此交替堆叠的多个导体层与多个绝缘层；所述通道柱，延伸穿过所述堆叠结构；所述多个导体柱，位于所述通道柱内，且与所述通道柱电性连接；所述电荷储存结构，位于所述多个导体层与所述通道柱之间；所述分隔墙，位于所述堆叠结构中。所述分隔墙包括主体部与延伸部；所述主体部，延伸穿过所述堆叠结构；所述延伸部，与所述主体部连接，位于所述堆叠结构与所述介电基底之间。所述存储器装置可以应用于3D AND快闪存储器中。
-
公开(公告)号：CN118591180A
公开(公告)日：2024-09-03
申请号：CN202311050307.8
申请日：2023-08-18
申请人： 爱思开海力士有限公司
发明人： 金宰浩
IPC分类号： H10B41/27 , H10B41/41 , H10B41/50 , H10B41/35 , H10B43/27 , H10B43/40 , H10B43/50 , H10B43/35
摘要： 本申请涉及半导体装置及制造半导体装置的方法。一种半导体装置包括：源极结构；绝缘层，其设置在源极结构内，绝缘层包括在第一方向上延伸的第一边缘和在第二方向上延伸的第二边缘，第二方向与第一方向交叉；第一接触结构，其设置在绝缘层内，第一接触结构具有在第二方向上的第二宽度和在第一方向上的第一宽度，第一宽度大于第二宽度；以及第二接触结构，其设置在绝缘层上并且连接到第一接触结构，第二接触结构具有在第二方向上的第四宽度和在第一方向上的第三宽度，第三宽度大于第四宽度。
-
公开(公告)号：CN118540957A
公开(公告)日：2024-08-23
申请号：CN202410217099.4
申请日：2024-02-21
申请人： 铠侠股份有限公司
摘要： 本发明提供一种能够抑制形成有半导体元件的晶圆中的无用区域的半导体装置及半导体装置的制造方法。一实施方式的半导体装置具备：第1半导体芯片，具有形成有第1电极垫的第1上表面；以及第2半导体芯片，具有：形成有与所述第1电极垫直接接合的第2电极垫的第1下表面、及形成有第3电极垫的与所述第1下表面为相反侧的面即第2上表面；所述第1下表面的面积小于所述第1上表面的面积，所述第1下表面的重心与所述第1上表面的重心在所述第1上表面的面内方向上位于不同位置。
-
公开(公告)号：CN118540949A
公开(公告)日：2024-08-23
申请号：CN202410672959.3
申请日：2020-06-09
申请人： 爱思开海力士有限公司
摘要： 提供了半导体装置及其制造方法。半导体装置包括：堆叠结构，其包括以交替方式堆叠的多个层间绝缘层和多个栅极导电层；至少一个支撑结构，其以实质上垂直的方式穿透堆叠结构，至少一个支撑结构形成在接触区域中；接触插塞，其以实质上垂直的方式穿透堆叠结构，接触插塞形成在接触区域中，接触插塞连接到设置在堆叠结构的底部上的接触焊盘。至少一个支撑结构由氧化物层形成。
-
公开(公告)号：CN118488711A
公开(公告)日：2024-08-13
申请号：CN202310118080.X
申请日：2023-02-10
申请人： 长江存储科技有限责任公司
摘要： 本公开提供了一种存储器及其制作方法、存储系统和电子设备，所述存储器包括：堆叠结构，所述堆叠结构在第二方向包括阵列区、连接区和过渡区，所述过渡区位于所述阵列区和连接区之间，所述第二方向与所述第一方向垂直；多个栅线缝隙结构，所述栅线缝隙结构沿第一方向贯穿所述堆叠结构；所述栅线缝隙结构包括第一栅线缝隙结构和第二栅线缝隙结构；所述第一缝隙结在第二方向从阵列区延伸至连接区，所述第二栅线缝隙结构在第二方向从阵列区延伸至过渡区；多个沟槽结构，所述沟槽结构沿第一方向贯穿所述堆叠结构，在第二方向延伸且位于所述过渡区内，在第三方向位于两个所述栅线缝隙结构之间，所述第三方向垂直于第一方向和第二方向。
-
-
公开(公告)号：CN118413995A
公开(公告)日：2024-07-30
申请号：CN202311127937.0
申请日：2023-09-04
申请人： 爱思开海力士有限公司
发明人： 黄贤美
摘要： 提供了一种存储器装置和制造存储器装置的方法。该存储器装置包括：晶圆，其包括芯片区域和围绕芯片区域的边缘区域；层叠结构，其包括在芯片区域上方交替地层叠的多个绝缘层和多个导电层；多个沟道结构，其设置在层叠结构中；第一狭缝，其穿透多个绝缘层和多个导电层；上绝缘层，其设置在边缘区域上方；以及多个第二狭缝，其形成在上绝缘层的一部分中。
-
公开(公告)号：CN118301937A
公开(公告)日：2024-07-05
申请号：CN202410399260.4
申请日：2020-07-31
申请人： 长江存储科技有限责任公司
摘要： 公开了3D存储器件的实施例及其形成方法。在一个示例中，公开了用于形成3D存储器件的方法。在第一衬底上形成外围电路。在第二衬底上形成第一半导体层。在第一半导体层上形成支撑结构和与支撑结构共面的第二半导体层。在支撑结构和第二半导体层上方形成存储堆叠层。存储堆叠层具有与支撑结构重叠的阶梯区域。形成垂直地延伸穿过存储堆叠层和第二半导体层进入第一半导体层中的沟道结构。以面对面的方式键合第一衬底和第二衬底。
-
-
-
-
-
-
-
-
-
搜索结果
462 条记录 (耗时 0.022 秒)
