-
公开(公告)号：CN118265288A
公开(公告)日：2024-06-28
申请号：CN202211686619.3
申请日：2022-12-26
申请人： 长江存储科技有限责任公司
IPC分类号： H10B12/00
摘要： 本文公开了存储器器件和用于形成存储器器件的方法。一种存储器器件，包括设置在第一半导体层的第一侧上的存储单元的阵列，以及设置在存储单元的阵列上的焊盘输出结构。存储单元中的每个存储单元包括：在第一方向上延伸的半导体主体，第一端子和第二端子形成在半导体主体的两端处，第一端子与第一半导体层的第一侧接触；在垂直于第一方向的第二方向上延伸的字线；以及在第二方向上延伸的板线。
-
公开(公告)号：CN118215289A
公开(公告)日：2024-06-18
申请号：CN202211622286.8
申请日：2022-12-16
申请人： 长江存储科技有限责任公司
摘要： 一种存储器器件包括第一半导体层、第一存储器阵列、第二存储器阵列和第一外围电路。第一存储器阵列设置在第一半导体层的第一侧上。第一存储器阵列包括第一存储器单元和第一分离结构。第二存储器阵列设置在第一半导体层的与第一侧相对的第二侧上。第二存储器阵列包括第二存储器单元和第二分离结构。第一外围电路包括设置在第一存储器阵列上的第一外围器件。
-
公开(公告)号：CN118077007A
公开(公告)日：2024-05-24
申请号：CN202280004270.2
申请日：2022-09-23
申请人： 长江存储科技有限责任公司
IPC分类号： G11C16/26
摘要： 在某些方面，公开了一种用于形成三维(3D)存储装置的方法。形成包括交错的第一电介质层和第二电介质层的堆叠结构。在所述堆叠结构的第一区域中形成延伸穿过所述第一电介质层和所述第二电介质层的沟道结构。用导电层替换所述堆叠结构的所述第一区域中的全部的所述第二电介质层和所述堆叠结构的所述第二区域中的所述第二电介质层的部分。形成穿过所述堆叠结构的所述第二区域中的所述第一电介质层和所述第二电介质层的剩余部分延伸到不同的深度的字线拾取结构，使得所述字线拾取结构分别电连接到所述堆叠结构的所述第二区域中的所述导电层。
-
公开(公告)号：CN113345905B
公开(公告)日：2024-04-30
申请号：CN202110608548.4
申请日：2020-06-05
申请人： 长江存储科技有限责任公司
摘要： 本文公开了具有阶梯结构的3D存储器件及用于形成其的方法的实施例。在一个示例中，该3D存储器件包括存储阵列结构和阶梯结构。该阶梯结构位于存储阵列结构的中间，并且沿横向方向将存储阵列结构划分成第一存储阵列结构和第二存储阵列结构。该阶梯结构包括沿横向方向延伸的多个台阶、以及与存储阵列结构接触的桥接结构。这些台阶包括一个或多个电介质对上方的台阶。该台阶包括电连接到桥接结构的导体部分，并且通过桥接结构电连接到存储阵列结构。沿着垂直于横向方向的第二横向方向并且远离桥接结构，导体部分的宽度减小。
-
公开(公告)号：CN113707664B
公开(公告)日：2024-04-09
申请号：CN202110986441.3
申请日：2021-08-26
申请人： 长江存储科技有限责任公司
摘要： 本申请提供三维存储器及制备方法。制备方法包括：在衬底上限定的第一区域内形成外围高压电路，采用第一填充层覆盖第一区域；在衬底除第一区域之外的部分上形成叠层结构，叠层结构包括交替叠置的栅极牺牲层和绝缘层；保留叠层结构位于边界区的一部分以形成隔离结构，边界区与第一区域相邻；去除叠层结构除位于界区之外的部分的栅极牺牲层以形成牺牲间隙，并在牺牲间隙内填充导电材料以形成存储器的栅极层。通过上述方法，将外围高压电路与存储阵列形成在同一衬底的同一平面上，并在两者之间设置隔离结构，可相对减小外围芯片的尺寸，提高存储密度和可集成性，并避免存储阵列制备过程中产生或使用到的等离子体等扩散到外围高压电路中。
-
公开(公告)号：CN113838858B
公开(公告)日：2024-04-05
申请号：CN202111121719.7
申请日：2021-09-24
申请人： 长江存储科技有限责任公司
摘要： 本申请涉及一种制备三维存储器的方法及三维存储器。所述方法包括：在晶圆的第一表面上形成栅极堆叠结构、以及覆盖栅极堆叠结构的绝缘材料层，其中，栅极堆叠结构包括交替堆叠的层间绝缘层和栅极层，并且被划分成台阶区和核心区，栅极堆叠结构的核心区中贯穿有沟道结构；在绝缘材料层上形成第一应力补偿层；以及贯穿第一应力补偿层和绝缘材料层形成电连接到沟道结构或栅极层的多个连接柱。第一应力补偿层由具有高压缩应力的材料形成。通过在晶圆的正面形成具有高压缩应力的应力补偿层，可以有效防止晶背上的应力补偿层厚度过大，减小被剥离或脱落的风险，并且可以改善晶圆上的半导体器件的内应力。
-
公开(公告)号：CN117320453A
公开(公告)日：2023-12-29
申请号：CN202210774404.0
申请日：2022-07-01
申请人： 长江存储科技有限责任公司
摘要： 一种三维(3D)存储器件包括多个存储面和分隔块。每个存储面包括多个存储块。每个存储块包括：存储堆叠体，存储堆叠体包括交错的导电层和第一电介质层；以及多个沟道结构，每个沟道结构延伸穿过存储堆叠体。分隔块横向延伸以分隔每两个相邻的存储面。每个分隔块包括电介质堆叠体，电介质堆叠体包括交错的第二电介质层和第一电介质层。第一电介质层跨越存储块和分隔块延伸，并且第二电介质层分隔两个相邻的存储块的导电层。
-
公开(公告)号：CN115440740A
公开(公告)日：2022-12-06
申请号：CN202211078863.1
申请日：2022-09-05
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582 , H01L27/11565 , H01L27/11524 , H01L27/11556 , H01L27/11519
摘要： 本公开提供了一种半导体结构及其制备方法、三维存储器，涉及半导体芯片技术领域，旨在解决相关技术中三维存储器存储容量较小的问题。半导体结构包括堆叠结构和栅线缝隙结构，栅线缝隙结构包括第一分隔结构和第二分隔结构；第一分隔结构包括第一部分，第一部分与第二分隔结构相连；第二分隔结构沿第一方向的宽度大于第一部分沿第一方向的宽度。在去除第二分隔结构周围的牺牲层时，有利于减少由第二区流向第一区的刻蚀液，进而避免刻蚀到位于第一区的沟道结构处，减小过渡区的延伸长度，提高半导体结构的存储容量。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
-
公开(公告)号：CN115116943A
公开(公告)日：2022-09-27
申请号：CN202210712679.1
申请日：2022-06-22
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/768 , H01L27/1157 , H01L27/11582 , H01L23/538
摘要： 本发明提供了一种三维存储器、其制作方法以及具有其的存储系统。该方法包括：提供表面具有堆叠体的衬底，堆叠体的至少一端具有台阶结构，台阶结构远离衬底的一侧具有多个第一台阶面，堆叠体中的每层隔离层具有远离衬底的第一表面，第一台阶面分别位于不同的第一表面中，多层隔离层包括分别具有不同第一台阶面的多层第一隔离层；在堆叠体中形成贯穿至衬底的沟道结构；将堆叠体中的多层牺牲层置换为包括与多层第一隔离层一一接触设置的多层顶部选择栅的多层控制栅结构；形成分别沿第一方向贯穿不同第一台阶面所在的第一隔离层的多个第一接触部，多个第一接触部分别贯穿至不同层的顶部选择栅中；形成沿第一方向贯穿至沟道结构中的第二接触部。
-
公开(公告)号：CN114975466A
公开(公告)日：2022-08-30
申请号：CN202210541859.8
申请日：2022-05-17
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本申请提供一种三维存储器及其制备方法、存储系统。三维存储器的制备方法包括：在衬底上形成叠层结构，叠层结构包括交替叠置的栅极牺牲层和绝缘层；去除栅极牺牲层以形成牺牲间隙；采用压应力复合金属层填充牺牲间隙以形成栅极导体层，其中压应力复合金属层依次包括第一金属层和第二金属层。通过上述方法，采用压应力复合金属层形成的栅极导体层具有小数值的薄膜压应力以及优良的导电性能，因而可减小堆叠结构的应力形变，改善晶圆翘曲问题，并提高三维存储器的处理效率。
-
-
-
-
-
-
-
-
-
搜索结果
164 条记录 (耗时 0.046 秒)
