公开(公告)号：CN118796778A

公开(公告)日：2024-10-18

申请号：CN202411280411.0

申请日：2024-09-13

申请人： 天津普智芯网络测控技术有限公司

发明人： 张大伟 ,  屈粮富 ,  姚文达 ,  马慧娟

IPC分类号： G06F16/16 ,  G06F3/06 ,  G06F16/17 ,  G06F16/174 ,  G01R31/319 ,  G01R31/3183

摘要： 本发明提供一种pattern文件的生成方法，包括记载不同引脚其测试向量的向量文件，所述向量文件包括若干顺序排列的行向量；所述行向量内设有用于快速跳转的标签码和使若干行向量循环输出的操作码，包括与被测芯片连接的测试芯片和存储向量文件的外挂内存，所述测试芯片存储有子程序，所述子程序与向量文件共同构成被测芯片的pattern文件。本发明能够极大的节省pattern文件的存储空间，提高pattern文件的下发速度和解析速度。

公开(公告)号：CN118625111A

公开(公告)日：2024-09-10

申请号：CN202411089200.9

申请日：2024-08-09

申请人： 湖南进芯电子科技有限公司

发明人： 廖海涛 ,  易峰 ,  李晓健 ,  胡慧娟

IPC分类号： G01R31/3183 ,  G01R31/319

摘要： 本发明涉及一种MCU芯片功能测试集成复用系统及方法，以FPGA为载体，接口复用互连为核心实现引脚根据配置互连复用；构建通信接口实现与主控芯片通信；构建信息处理模块将接收到的信息进行解码或者将返回的信息编码；构建系统控制逻辑单元根据解码的指令对控制寄存器写入/读取数据或对控制单元控制动作；构建数据返回模块根据接收到的指令将需要返回的数据筛选打包，构建接口实现引脚与系统的连接。最终实现一个可接收控制指令，可根据指令将接口上的信号线相对应的复用连接，或返回相对应控制寄存器的值，实现外部接口的互相连接与复用，以此实现被测芯片端口与信号监测或者激励信号端口连接来达到芯片测试的目的。

公开(公告)号：CN116106729B

公开(公告)日：2024-06-07

申请号：CN202310100980.1

申请日：2023-02-10

申请人： 无锡玖熠半导体科技有限公司

发明人： 钱静洁 ,  马凌

IPC分类号： G01R31/3183 ,  G01R31/3185

摘要： 本申请公开基于代价损失因子的扫描链及组合逻辑故障诊断方法，涉及EDA检测领域，通过检测待测芯片找出所有故障扫描链并判断故障类型；使用ATPG测试模式集来确定故障扫描链中可疑扫描单元的可疑范围；依次在可疑范围内的每个候选扫描单元注入与故障扫描链相同类型的故障，通过比较候选扫描单元的模拟响应及故障电路响应计算故障扫描链的代价损失因子，确定故障扫描链的目标故障点位；修改目标故障点位，将当前周期累计的总代价损失因子与前一周期内累计比较；若总代价损失因子不小于前一周期时，确定所有故障点并结束芯片故障诊断；该方案可以节省外围硬件开销，还能精准定位每个故障扫描链上的故障点，提高诊断效率和检测精度。

公开(公告)号：CN113640656B

公开(公告)日：2024-04-09

申请号：CN202110873222.4

申请日：2021-07-30

申请人： 深圳速跃芯仪科技有限公司

发明人： 戴志坚 ,  杨万渝 ,  惠佳成

IPC分类号： G01R31/3183

摘要： 本发明公开了基于延时的数字测试码型生成方法，包括以下步骤：一：测试向量抽象，将原始信号A的测试波形进行向量抽象，获得具有若干个周期波形原始信号A；二：测试码型合成，对原始信号A进行延迟处理，分别获得第一延迟信号B和第二延迟信号C，并对第一延迟信号B和第二延迟信号C进行逻辑处理生成脉冲信号D。本发明能满足数字IC的工作频率要求，同时可以提高在数字IC支持的范围内测试码型的生成速度，节约了测试时间，可产生最高200Mbps，边沿定位分辨率最高39ps的数字测试码型，为精确控制发送的测试向量提供了保证，有利于更为合理地指定测试方案、编写测试向量。

公开(公告)号：CN117269740A

公开(公告)日：2023-12-22

申请号：CN202210668409.5

申请日：2022-06-14

申请人： 国民技术股份有限公司

发明人： 杨威 ,  贾津 ,  邹铛铛

IPC分类号： G01R31/3183 ,  G01R31/319

摘要： 本申请实施例公开了一种电磁故障注入的测试装置、测试方法及存储介质，用于集成电路领域。测试装置包括：故障注入参数调理单元，用于将电磁故障注入的控制参数信号发送至瞬时电压脉冲发生器；瞬时电压脉冲发生器，用于产生瞬时电压脉冲信号，并将瞬时电压脉冲信号发送至集束型探头尖端中的目标探头尖端；集束型探头尖端，覆盖于待测芯片，用于控制目标探头尖端输出瞬时电磁脉冲信号至待测芯片中与目标探头尖端相对应的目标位置；结果分析及反馈单元，用于采集并分析瞬时电磁脉冲信号注入待测芯片后的执行结果，并将分析结果发送至故障注入参数调理单元，以使故障注入参数调理单元调整控制参数信号，能够提升电磁故障注入测试的效率和准确性。

公开(公告)号：CN117007947A

公开(公告)日：2023-11-07

申请号：CN202311279942.3

申请日：2023-10-07

申请人： 北京象帝先计算技术有限公司

发明人： 张亚运

IPC分类号： G01R31/28 ,  G01R31/3183

摘要： 本公开涉及芯片测试技术领域，提供一种生成测试向量的方法、装置、电子设备及存储介质，旨在提高测试向量的生成效率。其中，生成测试向量的方法包括：接收对寄存器指令集的修改；其中，原始的寄存器指令集是根据待测电路的仿真波形生成的；再根据修改后的寄存器指令集生成测试向量，所述测试向量用于测试所述待测电路。本公开中，当需要生成新的测试向量时，只需要对已有的寄存器指令集进行修改，再根据修改后的寄存器指令集生成新的测试向量，而不需要重新生成仿真波形和根据新的仿真波形生成新的测试向量。本公开可以提高测试向量的生成效率，进而有利于缩短芯片测试周期。

公开(公告)号：CN112313782B

公开(公告)日：2023-10-13

申请号：CN201880095003.4

申请日：2018-06-28

申请人： 株式会社日立高新技术

发明人： 古森正明 ,  大木克夫

IPC分类号： H01L21/66 ,  G01R31/28 ,  G01R31/3183

摘要： 本发明提供在微小器件的不良解析中能够高灵敏度地检测异常的半导体检查装置。半导体检查装置具有：试样台(6)，其载置试样；电子光学系统(1)，其对试样照射电子束；测量探针(3)，其与试样接触；测量器(8)，其测量来自测量探针的输出；信息处理装置(9)，其取得与电子束对试样的照射响应的来自测量探针的输出的测量值，信息处理装置设定对试样开始照射电子束的时刻以及将电子束的照射冻结的时刻、在电子束照射到试样的状态下测量器测量来自测量探针的输出的第1测量期间、在电子束的照射被冻结之后测量器测量来自测量探针的输出的第2测量期间，根据在第1测量期间测量出的第1测量值与在第2测量期间测量出的第2测量值之差，求出与电子束对试样的照射响应的来自测量探针的输出的测量值。

公开(公告)号：CN116796677A

公开(公告)日：2023-09-22

申请号：CN202311071447.3

申请日：2023-08-24

申请人： 珠海星云智联科技有限公司

发明人： 胡敏

IPC分类号： G06F30/34 ,  G06F30/33 ,  G01R31/317 ,  G01R31/3183 ,  G01R31/3193

摘要： 本申请提供了一种加权轮询模块的验证方法、系统、设备以及介质。所述方法包括：将多个激励序列输入加权轮询模块生成第一预期序列，其中，加权轮询模块被配置为采用第一权重比例对多个激励序列进行分配；将多个激励序列输入通用验证方法学平台生成第二预期序列，通用验证方法学平台被配置为采用第一权重比例对多个激励序列进行分配；将第一预期序列和第二预期序列进行乱序比对，得到第一比对结果；基于第一比对结果和第二比对结果确定加权轮询模块是否正确，第二比对结果包括加权轮询模块的多个第一队列各自的第一计数器的值和刷新和通用验证方法学平台的多个第二队列各自的第二计数器的值和刷新的对比结果。

公开(公告)号：CN116593871A

公开(公告)日：2023-08-15

申请号：CN202310670849.9

申请日：2023-06-07

申请人： 北京智芯微电子科技有限公司 ,  国网江苏省电力有限公司 ,  国家电网有限公司

发明人： 李德建 ,  冯曦 ,  单伟伟 ,  邢奕楠 ,  沈冲飞 ,  谭浪 ,  杨立新 ,  刘畅

IPC分类号： G01R31/28 ,  G01R31/3183 ,  G01R31/317

摘要： 本公开涉及集成电路技术领域，具体涉及一种时序故障检测电路、芯片及电子装置，所述电路包括触发器单元、第一传输门和异或门；触发器单元的第一端连接于第一传输门的第一端，触发器单元的第二端连接于异或门的第一端；第一传输门的第二端连接于异或门的第二端；异或门用于根据在目标时长内通过异或门的第一端输入的第一输入数据和异或门的第二端输入的第二输入数据确定时序故障预警信号，并通过异或门的第三端输出时序故障预警信号。在保证系统电路在最坏情况的PVT环境下能够正常工作的前提下，能够在低电压状态下正常稳定地工作，并能合理控制产生的面积开销。

公开(公告)号：CN112305412B

公开(公告)日：2023-08-11

申请号：CN201911300661.5

申请日：2019-12-17

申请人： 成都华微电子科技股份有限公司

发明人： 姜曾 ,  杨超 ,  马天赐 ,  刘建明 ,  陈瑶 ,  陈六赢

IPC分类号： G01R31/317 ,  G01R31/3183

摘要： 本发明属于数字集成电路测试领域，具体涉及一种基于数字信号集成电路测试系统EVA100的DDR3功能测试平台，该平台包括EVA100测试机台、FPGA中控板和待测DDR3芯片，其中FPGA中控板包括FPGA最小系统，电源配电网络、LED电路、DDR3电路、EVA控制接口电路，FPGA最小系统包括FPGA芯片、时钟电路、复位电路和配置电路；其中FPGA芯片中包括信号同步处理模块以及DDR3测控模块，信号同步处理模块通过EVA控制接口电路实现与EVA100测试机台之间的数据收发，对来自EVA100测试机台的数据帧进行同步解析，并根据解析结果选择测试运行模式，通过DDR3测控模块完成指定的功能测试操作，并最终将测试结果同步反馈给EVA100测试机台；DDR3测控模块实现对待测DDR3芯片的测试流程控制与功能测试。