电子设备
    1.
    发明公开

    公开(公告)号:CN118974919A

    公开(公告)日:2024-11-15

    申请号:CN202380031666.0

    申请日:2023-03-14

    发明人: H·M·范

    摘要: 本发明公开了一种电子设备。电子设备可以包括模制集成器件封装,其中模制集成器件封装包括基板、安装到基板上的至少一个电子元件、以及其中至少部分嵌入电子元件的模制化合物、穿过模制化合物形成的槽。集成封装可以包括导体,该导体包括水平部分和从水平部分不平行延伸的垂直部分,水平部分的下侧通过粘合剂附着到模制化合物的上部,垂直部分插入槽中并通过导电粘合剂(如焊料)电连接到基板或基板上的焊盘。

    芯片封装结构及芯片封装方法

    公开(公告)号:CN118969787A

    公开(公告)日:2024-11-15

    申请号:CN202411054559.2

    申请日:2024-08-01

    摘要: 本发明提供了一种芯片封装结构及芯片封装方法,第一阻挡层具有窗口,所述窗口暴露出非滤波器承载区的基板及第二焊盘以及围绕非滤波器承载区的部分过道区的基板,在第一阻挡层上形成有第二阻挡层并且第二阻挡层位于第一阻挡层靠近窗口的边缘位置,由此覆膜能够封闭滤波器芯片下方的第一空腔并在第二阻挡层靠近窗口处容易断开而形成断口,塑封层将经过所述断口填充所述窗口和第二空腔,即填充非滤波器芯片底部的空间,由此既保障了滤波器芯片的工作,又解决了非滤波器器件因为没有塑封料填充可靠性无法保障的问题,提高了芯片封装结构的可靠性。

    可并联的散热封装

    公开(公告)号:CN118969744A

    公开(公告)日:2024-11-15

    申请号:CN202411040029.2

    申请日:2024-07-31

    发明人: 张鹏 孙斌 戴鑫宇

    摘要: 本发明涉及可并联的散热封装,包括:底座;封装结构,具有若干个,每个封装结构包括:基板;芯片,设置于基板第一面,第一面具有电极;引线框架,设置于芯片上方,位置对应于电极;导电弹簧,第一端电气连接引线框架第一端,第二端电气连接电极;封装材料,成型于基板、芯片、引线框架和导电弹簧外侧,绝缘密封基板、芯片、引线框架和导电弹簧;其中,基板露出于封装材料的下端并与底座卡接,引线框架露出于封装材料上端。本发明通过将多个封装结构插接在底座上,当其中一颗芯片失效,只需拆下对应的封装结构即可,不会损伤其他芯片,结构简单,更换方便,适于模块化生产,降低了设备更换成本。

    一种高密度扇出封装结构及其制造方法

    公开(公告)号:CN118969743A

    公开(公告)日:2024-11-15

    申请号:CN202411020529.X

    申请日:2024-07-29

    发明人: 杨帅 苏鹏 徐成 孙鹏

    摘要: 本发明公开一种高密度的扇出封装结构,包括芯片;第一互连层,其设置于所述芯片表面,包括重布线路;集成器件,所述集成器件设置于所述第一互连层上;金属柱,其第一端与所述第一互连层连接;塑封层,其包覆所述金属柱及所述集成器件,但露出所述金属柱的第二端面及所述集成器件的背部;第二互连层,其设置于所述塑封层的第二表面,且包括重布线电路,所述重布线电路与所述金属柱的第二端和集成器件电连接;以及外接焊球,其设置与所述第二互连层的外接焊盘处。封装内部集成了ASIC、DDR芯片和IPD集成无源器件,封装面积更小,成本更低且缩短了工艺周期,可应用于服务器、数据中心、高性能计算等领域。

    一种功率芯片封装结构及其制备方法、印制电路板组件

    公开(公告)号:CN118969642A

    公开(公告)日:2024-11-15

    申请号:CN202410726928.1

    申请日:2024-06-05

    摘要: 本发明涉及芯片封装技术领域,特别涉及一种功率芯片封装结构及其制备方法、印制电路板组件。本发明的功率芯片封装结构的制备方法先将功率芯片固定在具有框架导电部和框架散热部的金属框架中,并利用第一介质层将框架导电部、框架散热部和功率芯片之间相互绝缘,并将功率芯片封装结构的三个电极制备在功率芯片封装结构的同一侧,本发明的制备方法,将功率芯片的电极通过框架导电部引至共面电极侧与功率芯片封装结构的共面电极连接,无需额外引入引线对芯片进行键合,降低封装的寄生电感的同时,极大的减小了功率芯片封装结构的体积,同时,本发明的制备方法设置了用于功率芯片散热的框架散热部,显著提升了功率芯片封装结构的散热性能。

    三维半导体器件的制造方法

    公开(公告)号:CN118969635A

    公开(公告)日:2024-11-15

    申请号:CN202310546128.7

    申请日:2023-05-15

    摘要: 本发明公开一种三维半导体器件的制造方法,包含步骤:提供一第一晶圆,所述第一晶圆的一第一表面上具有多个凹陷部;将多个第一小芯片键合在所述多个凹陷部内,其中两个相邻的所述第一小芯片之间存在有第一间隙;填充所述第一间隙,并对所述第一表面进行平坦化处理;在所述第一表面上形成至少一第一金属互连结构,以形成一第一芯片组件晶圆;通过所述第一金属互连结构键合所述第一芯片组件晶圆与一第二晶圆的一第二表面上的至少一第二金属互连结构;对所述第一芯片组件晶圆的背表面进行减薄后,在所述第一间隙内形成延伸至所述第一金属互连结构的多个穿孔;在减薄后的背表面上沉积一钝化层并形成一重布线层;其中所述第一金属互连结构通过所述多个穿孔与所述重布线层之间形成一电性连接结构。