-
公开(公告)号：CN118888442A
公开(公告)日：2024-11-01
申请号：CN202410927912.7
申请日：2024-07-11
申请人： 吉林华微电子股份有限公司
IPC分类号： H01L21/332 , H01L29/74
摘要： 本申请提供一种可控硅芯片的制作方法及可控硅芯片，涉及半导体技术领域。所述方法包括：提供一硅片，硅片包括第一表面及第二表面；在第一表面及第二表面分别形成第一氧化层及第二氧化层；对第一氧化层及第二氧化层进行光刻，在第一氧化层分别形成暴露出第一表面的第一窗口及第二窗口，在第二氧化层形成暴露出第二表面的第三窗口；使用磷源进行预扩散，分别形成第一磷层及第二磷层；在第一磷层远离第一表面的一侧形成屏蔽层；根据第一磷层及第二磷层对硅片进行二次预扩散及主扩散，形成正面发射区、门极及背面发射区，正面发射区及门极的掺杂浓度小于背面发射区的掺杂浓度，如此，可以实现各个象限的触发电流差值较小，同时保持dv/dt参数的稳定性。
-
公开(公告)号：CN118748201A
公开(公告)日：2024-10-08
申请号：CN202410889910.3
申请日：2024-07-04
申请人： 北京怀柔实验室
IPC分类号： H01L29/06 , H01L29/74 , H01L21/332
摘要： 一种功率半导体器件的终端结构、制造方法及功率半导体器件，属于半导体器件技术领域。所述终端结构中的P基区为JTE结构；所述终端结构为负斜角结构。其中，JTE结构包括多个连续的JTE区，JTE区在表面位置处的掺杂浓度是连续的，在JTE区底部、JTE区与有源区的交界处和JTE区之间的交界处掺杂浓度是非连续的。本发明的终端结构采用JTE和磨角台面复合终端结构，利用JTE结构降低终端区P基区电荷，拓宽边缘耗尽层，降低表面电场强度；同时JTE对体内电场进行调制，降低电场集中，进一步降低表面电场强度，提高击穿电压，减少终端尺寸。
-
公开(公告)号：CN118645503A
公开(公告)日：2024-09-13
申请号：CN202311603983.3
申请日：2023-11-28
申请人： 三星电子株式会社
摘要： 公开了一种静电放电保护器件，所述静电放电保护器件包括：衬底、具有第一导电类型的第一阱和包围所述第一阱的第二阱、形成在所述第一阱上的第一扩散区至第五扩散区以及形成在所述第二阱上的第六扩散区和第七扩散区。所述第二扩散区包围所述第一扩散区，所述第四扩散区包围所述第三扩散区，并且所述第五扩散区包围所述第二扩散区和所述第四扩散区中的每一者。所述第六扩散区包围所述第五扩散区，并且所述第七扩散区包围所述第六扩散区。所述第六扩散区和所述第七扩散区连接到阳极电极，并且所述第一扩散区至所述第五扩散区连接到阴极电极。
-
公开(公告)号：CN113380883B
公开(公告)日：2024-09-06
申请号：CN202110638654.7
申请日：2021-06-08
申请人： 深圳市槟城电子股份有限公司
摘要： 本发明公开了一种半导体放电管及供电电路。所述半导体放电管包括：半导体层和控制电极。半导体层包括：第一扩散区、第二扩散区和第三扩散区；其中，所述第一扩散区位于所述半导体层的顶部；所述第二扩散区和所述第三扩散区均位于所述第一扩散区的顶部，占据所述第一扩散区的部分区域；所述第二扩散区位于所述第一扩散区的内部；所述第三扩散区与所述第一扩散区接触；控制电极位于所述半导体层的顶部表面，与所述第一扩散区接触。本发明实施例可以使半导体放电管的开启方式更灵活，从而提高半导体放电管对应用其的电路的保护效果，以及扩大半导体放电管的应用范围。
-
公开(公告)号：CN113097299B
公开(公告)日：2024-09-03
申请号：CN202110363301.0
申请日：2021-04-02
申请人： 江苏捷捷微电子股份有限公司
IPC分类号： H01L29/74 , H01L29/06 , H01L29/417 , H01L29/423 , H01L21/332
摘要： 提供本发明公开了一种单向可控硅芯片及其制造方法，芯片包括盆形阴极区、阳极区、长基区、盆形短基区、环形门极、阳极、阴极、表面钝化膜，制造方法包括以下步骤：硅单晶片选择；硅片抛光；氧化；双面光刻阴极区对通隔离窗口；磷予沉积；双面光刻短基区对通窗口；离子注入铝；去胶；对通扩散；光刻正面阳极区窗口和背面短基区窗口；双面离子注入硼；双面推结；去除背面氧化层；背面阴极区扩散；光刻引线孔；正面蒸镀铝膜；反刻铝电极：用反刻版进行光刻；合金；背面喷砂；背面蒸镀电极；芯片测试；锯片；包装。本发明具有器件底板直接安装在散热器上并接地，且具有低热阻的优点；同时克服了封装过程中底部焊料与短基区短路的风险。
-
公开(公告)号：CN118571919A
公开(公告)日：2024-08-30
申请号：CN202411042149.6
申请日：2024-07-31
申请人： 深圳市晶扬电子有限公司
摘要： 本发明提供一种同时适用于高低温应用的可控硅整流器器件及电路。本发明可控硅整流器器件包括第一导电类型衬底，设置在第一导电类型衬底上的第一导电类型阱区和第二导电类型阱区，所述第一导电类型阱区内设有第一有源区，所述第二导电类型阱区内设有第二有源区，所述第一有源区和第二有源区均被均匀的分割为M块，M为正整数，包括交错排列的第一导电类型分割块和第二导电类型分割块，所述第一有源区内的第二导电类型分割块、所述第二有源区的第一导电类型分割块上表面均设有不完全覆盖的硅化物阻挡层。本发明可以在高低温下自动地调节器件内部的两个寄生BJT之间的正反馈强度，从而可使该器件同时适用于高低温应用场景。
-
公开(公告)号：CN118366982A
公开(公告)日：2024-07-19
申请号：CN202310083277.4
申请日：2023-01-19
发明人： 余栋林
IPC分类号： H01L27/02 , H01L29/74 , H01L29/06 , H01L21/332
摘要： 一种静电放电防护器件及其形成方法，其中结构包括：位于衬底内相接触的第一阱区和第二阱区，第一阱区和第二阱区的导电类型不同；位于第一阱区内的第一掺杂区，第一掺杂区与第一阱区的导电类型不同；位于第二阱区内的第二掺杂区，第二掺杂区与第二阱区的导电类型相同；位于第一掺杂区和第二掺杂区之间的第三掺杂区，第三掺杂区和第二阱区的导电类型相同，且第三掺杂区与第一阱区和第二阱区均相接触；位于第一阱区内的轻掺杂区，轻掺杂区位于第三掺杂区和第一掺杂区之间，且与第三掺杂区相接触，轻掺杂区和第三掺杂区的导电类型相同，且轻掺杂区内的掺杂离子的浓度低于第三掺杂区内的掺杂离子的浓度，利于提高器件的静电放电作用。
-
公开(公告)号：CN117954483B
公开(公告)日：2024-06-14
申请号：CN202410350377.3
申请日：2024-03-26
申请人： 江苏捷捷微电子股份有限公司
IPC分类号： H01L29/74 , H01L29/06 , H01L21/332
摘要： 本发明公开了一种横向结构的可控硅芯片，包括N‑型硅衬底，所述N－型硅衬底的上端设置有P型阳极区、P型阴极区、N+型阴极区、N+型截止环、阳极电极、阴极电极、门极电极和表面钝化层，所述P型阳极区和P型阴极区对称设置在N‑型硅衬底上端的两侧，所述N+型阴极区设置在P型阴极区上端面的内侧，所述N+型截止环设置在N‑型硅衬底上端围绕在P型阳极区、P型阴极区外侧，所述阳极电极设置在P型阳极区上端面，所述阴极电极设置在N+型阴极区上端面。本发明可控硅芯片将有源区设置在芯片正面，取消了P+型穿通环结构的设计，且无需分压环就能满足VDRM＞900 V的要求，节省了芯片面积，降低了制造成本，提高了生产效率。
-
公开(公告)号：CN118039681A
公开(公告)日：2024-05-14
申请号：CN202410055921.1
申请日：2024-01-15
申请人： 电子科技大学
摘要： 本发明属于电子技术领域，涉及静电释放保护器件，具体提供一种用于集成电路ESD防护的高维持电压SCR器件；本发明通过在第二种导电类型阱区中插入一个第一种导电类型重掺杂区、在第一种导电类型重掺杂区和第一种导电类型重掺杂区之间的第二种导电类型阱区表面插入栅氧化层，且栅氧化层上覆盖有多晶硅栅，并且将该多晶硅栅与相邻的第一种导电类型重掺杂区通过金属线连接到阴极，在第二导电类型阱区和第一导电类型阱区之间表面插入第二种导电类型重掺杂区，从而形成改进型SCR器件；将器件的电流泄放路径由原本的体内SCR路径变为表面寄生的PNP晶体管、PMOSFET沟道、表面NPN晶体管和体内SCR四条路径，使得本发明具有更高的维持电压和抗闩锁能力。
-
-
-
-
-
-
-
-
-
搜索结果
1215 条记录 (耗时 0.023 秒)
