公开(公告)号：EP0542856A1

公开(公告)日：1993-05-26

申请号：EP91914855.0

申请日：1991-08-06

Applicant: SGS-THOMSON MICROELECTRONICS S.A.

Inventor： GAULTIER, Jean-Marie ,  SILVESTRE DE FERRON, Gérard ,  GASTALDI, Roberto

IPC: G11C17 ,  G01R31 ,  G11C16 ,  G11C29

CPC classification number: G11C16/28 ,  G11C16/04 ,  G11C29/50 ,  G11C2029/5006

Abstract: L'invention concerne les mémoires en circuit intégré, et plus spécialement les mémoires électriquement programmables. Pour tenir compte notamment du fait que des cellules de mémoire peuvent comporter des défauts de contacts d'accès qui risquent de devenir rédhibitoires lors du vieillissement, on propose selon l'invention d'effectuer un test de la manière suivante: on lit les cellules (TGF1) par comparaison entre un courant Iref de cellule de référence (TGF) et la somme du courant I de cellule testée et d'un courant de polarisation I'bias; ce courant I'bias est plus faible que le courant Ibias qui est utilisé en dehors du mode de test (en mode de lecture normale de la mémoire).

公开(公告)号：EP0488612A1

公开(公告)日：1992-06-03

申请号：EP91310807.2

申请日：1991-11-25

Applicant: SGS-THOMSON MICROELECTRONICS, INC.

Inventor： Slemmer, William Carl

IPC: G11C29/00

CPC classification number: G11C29/50 ,  G11C11/41 ,  G11C2029/5006

Abstract: An integrated circuit having a memory, and a method of operating the same, which provides for improved test efficiency. The memory includes static random access memory cells which power up in a preferred state; the preferred state draws less standby power, and is less susceptible to noise and other undesired effects which could cause upset of the stored data state. The method of testing the memory includes writing the memory cells with the complement of the preferred data state, so that all memory cells contain the higher current state; measurement of the standby current after the writing of the complement of the preferred data state will thus measure the worst case standby current. The method of testing may also include a disturb test, where the cell under test, or a neighboring cell in an adjacent row, is repeatedly accessed; such disturbing thus performs the worst case test, since the preferred state is more stable than its complement. Circuitry for performing the inverted write-back of the stored contents is also disclosed, so that such write-back may be performed without requiring read and write operations from the external terminals of the circuit.

Abstract translation: 具有存储器的集成电路，以及操作该的方法，这对于改进的测试效率提供。 该存储器包括静态随机存取存储器单元哪个电时在一个优选的状态; 优选的状态汲取较少备用电源，并且对噪声和其它不希望的影响，可能导致翻倒所存储的数据状态的较不敏感。 测试存储器的方法，包括写入所述存储器单元与所述优选数据状态的补码，所以没有所有存储器单元包含较高电流状态; 优选的数据状态的互补的写入之后的电流待机的测量要测量THUS最坏的情况下备用电流。 测试因此可以包括一个干扰测试，其中测试下的细胞，或在相邻的行中的相邻小区的方法中，重复访问; 求从而干扰执行最坏的情况下测试的，因为优选的状态比它的补更稳定。 电路，用于执行所存储的内容倒回写因此游离缺失盘，如此做了搜索回写，而不需要读出并从该电路的外部端子写操作被执行。

公开(公告)号：EP0462876A1

公开(公告)日：1991-12-27

申请号：EP91401591.2

申请日：1991-06-14

Applicant: SGS-THOMSON MICROELECTRONICS S.A.

Inventor： Conan, Bertrand, Cabinet BALLOT-SCHMIT

IPC: G11C29/00

CPC classification number: G11C29/50 ,  G11C16/04 ,  G11C2029/5006

Abstract: Pour diminuer le nombre de connexions dans un circuit de mémoire électriquement programmable, on propose un dispositif de test des cellules mémoire, ce test consistant à lire le courant traversant les cellules accédées en lecture, le dispositif de test n'utilisant plus de connexions spécifiques de test entre les cellules et les broches d'entrés/sorties correspondantes, mais les connexions opérationnelles du mode de lecture, entre les amplificateurs de lecture et les buffers d'entrée/sorties, en court-circuitant l'entrée et la sortie des amplificateurs de lecture situés dans une zone proche des cellules mémoire et des buffers d'entrée/sortie situés sur la zone périphérique, proches des broches d'entrée/sortie. Les moyens pour court-circuiter les amplificateurs et les buffers sont respectivement situés dans une zone proche des cellules mémoire et dans la zone périphérique.

Abstract translation: 为了减少电可编程存储器电路中的连接数量，提出了一种存储器单元测试装置，该测试包括读取当前遍历读取单元的电流，测试装置不再使用单元之间的特定测试连接 相应的输入/输出引脚，但读取模式的操作连接，读取放大器和输入/输出缓冲器之间，通过短路位于存储单元附近区域的读取放大器的输入和输出，以及 位于外围区域的输入/输出缓冲器，靠近输入/输出引脚。 放大器和缓冲器短路的手段分别位于存储器单元和周边区域附近的区域中。 ... ...

公开(公告)号：EP0318363A1

公开(公告)日：1989-05-31

申请号：EP88402905.9

申请日：1988-11-18

Applicant: SGS-THOMSON MICROELECTRONICS S.A.

Inventor： Devin, Jean

IPC: G11C29/00

CPC classification number: G11C29/50 ,  G11C16/04 ,  G11C2029/5006

Abstract: L'invention concerne le test des mémoires électriquement programmables.
Pour pouvoir mesurer le courant des cellules programmées et des cellules vierges (et pas seulement vérifier l'état programme ou non programmé), ceci même après encapsulation de la mémoire dans un boîtier, on propose ici de connecter, en mode de test, la ligne de bit (LB1, LB2) d'une cellule (CM1, CM2) à tester, à la borne de programmation (PP) sur laquelle est appliquée, en mode de programmation, la tension élevée de programmation Vpp. Sur cette borne PP on applique, en mode de test, une faible tension Vte et on mesure le courant circulant entre cette borne et la source de tension ; ce courant est le courant de la cellule testée.

Abstract translation: 为了能够测量在编程的单元和在原生细胞中的电流（和只是不检查编程或未经编程状态），并且这甚至封装在封装中的存储器中之后，在此提出来连接，在测试 的方式，小区（CM1，CM2）的位线（LB1，LB2）进行测试，到在编程模式中，升高的编程电压Vpp施加的编程端口（PP）为全部。 在测试模式下，低电压VTE被施加到该端口PP，该端口与所述电压源之间的当前行进被测量; 该电流是从受测试的电池的电流。 ... ...

公开(公告)号：EP0162418A3

公开(公告)日：1988-07-20

申请号：EP85106019

申请日：1985-05-15

Applicant: ADVANTEST CORPORATION

Inventor： Shimizu, Masao

IPC: G11C29/00

CPC classification number: G11C29/021 ,  G01R31/3004 ,  G01R31/31919 ,  G01R31/3193 ,  G11C29/02 ,  G11C29/50 ,  G11C29/56 ,  G11C2029/5006

Abstract: The equipment of the present invention is a semiconductor tester in which an address is generated by a test pattern generator (101) in synchronism with an operating clock from a timing generator (102), the address is applied to a memory (112) under test and a check is made to determine if the power source current to the memory undertest is larger than a predetermined value. A current value deciding circuit (220) is provided, by which the power source current value is detected, and it is decided by a comparator whether the detected current value is greater than the predetermined value or not. The decision result is output at the timing of an output timing signal from the timing generator.

Abstract translation: 本发明的设备是半导体测试器，其中测试图形发生器（101）与来自定时发生器（102）的操作时钟同步地产生地址，该地址被应用于被测试的存储器（112） 并且进行检查以确定到被测存储器的电源电流是否大于预定值。 提供电流值判定电路（220），通过该电流值判定电路检测电源电流值，并由比较器判断检测电流值是否大于预定值。 在来自定时发生器的输出定时信号的定时输出判定结果。

公开(公告)号：EP0146975A3

公开(公告)日：1988-04-20

申请号：EP84200830

申请日：1984-06-09

Applicant: Monolithic Memories, Inc.

Inventor： Chan, Albert ,  Fitzpatrick Mark ,  Bosnyak, Robert J. ,  Tsui, Cyrus ,  Goddard, Don

IPC: G11C29/00

CPC classification number: G11C29/025 ,  G11C17/14 ,  G11C29/02 ,  G11C29/50 ,  G11C2029/5006

Abstract: Test circuitry is included in a PROM memory for detecting shorts between bit lines and word lines and shorts or leaks in a memory cell. The circuitry enables a selected positive voltage to be applied across all memory cells in the memory so that the existence of leaky memory cells or shorts in the memory can be detected during testing. The test circuitry has no appreciable effect on the memory during normal operation of the memory.