-
11.发明公开Cellule memoire sram a quatre transistors munis d'une contre-electrode 审中-公开SRAM-Speicherzelle mit vier Transistoren，die mit Gegenelektroden ausgestattet sind
公开(公告)号：EP2369618A1
公开(公告)日：2011-09-28
申请号：EP11354010.8
申请日：2011-03-24
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives , STMicroelectronics "Crolles 2" S.A.S.
IPC分类号： H01L21/8244 , H01L27/11 , G11C11/412 , H01L27/02
CPC分类号： G11C11/412 , H01L21/84 , H01L27/0207 , H01L27/11 , H01L27/1203
摘要： La cellule mémoire est de type SRAM à quatre transistors munis d'une contre-électrode. Elle comporte une première zone en matériau semi-conducteur (5a) avec un premier transistor d'accès (1a) et un premier transistor de conduction (2a) connectés en série, leur borne commune définissant un premier noeud électrique (F). Un second transistor d'accès (1b) et un second transistor de conduction (2b) sont connectés en série sur une seconde zone en matériau semi-conducteur (5b) et leur borne commune définit un second noeud électrique (S). Le substrat de support comprend des première et seconde contre-électrodes. Les première et seconde contre-électrodes sont respectivement en vis-à-vis des première et seconde zones en matériau semi-conducteur (5). Le premier transistor d'accès (1a) et le second transistor de conduction (2b) sont d'un premier coté d'un plan (FS) passant par les premier (F) et second (S) noeuds électriques alors que le premier transistor de conduction (2a) et le second transistor d'accès (1 b) sont de l'autre coté plan (FS).
摘要翻译： 电池的半导体材料区域（5a，5b）分别设有存取P型金属氧化物半导体晶体管（1a，1b）和P型金属氧化物半导体驱动晶体管（2a，2b）。 一个存取晶体管和一个驱动晶体管位于穿过电节点（F，S）的平面的一侧。 另一个存取晶体管和另一个驱动晶体管位于平面的另一侧。 支撑基板具有对置电极，其中对置电极和栅电极（7a，7b）的连接被布置在平面的两侧。
-
12.发明公开Substrat hybride à isolation améliorée et procédé de réalisation simplifié d'un substrat hybride 审中-公开杂交子传播者Isolierung，und vereinfachtes Herstellungsverfahren eines Hybridsubstrats
公开(公告)号：EP2339616A1
公开(公告)日：2011-06-29
申请号：EP10354093.6
申请日：2010-12-20
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives , STMicroeletronics Crolles 2 SAS
IPC分类号： H01L21/762
CPC分类号： H01L21/76264
摘要： Un substrat hybride comporte des première (1) et seconde (3) zones actives en matériaux semi-conducteur décalées latéralement et séparées par une zone d'isolation (5). Les surfaces principales de la zone d'isolation (5) et de la première zone active (1) forment un plan. Le substrat hybride est obtenu à partir d'un substrat souche comportant successivement des couches en premier (2) et second (4) matériaux semi-conducteurs séparées par une couche d'isolation (6). Un unique masque de gravure est utilisé pour structurer la zone d'isolation (5), la première zone active (1) et la seconde zone active (3). La surface principale de la première zone active (1) est libérée formant ainsi des zones vides dans le substrat souche. Le masque de gravure est éliminé au dessus de la première zone active (1). Un premier matériau d'isolation est déposé, aplani et gravé jusqu'à libérer la surface principale de la première zone active (1).
摘要翻译： 该方法包括形成描绘混合基板的隔离区域（5）和两个有效区域（1,3）的蚀刻掩模（8）。 将两个半导体材料的层（2,4）和隔离层（6）构造成描绘两个半导体材料之一中的隔离区域和一个有效区域，以释放活性区域的主表面以形成空隙区域 底物。 在有效区域之上消除掩模，并且隔离区域的隔离材料填充空隙区域和掩模。 隔离材料被平整并蚀刻到主表面。 半导体材料可以是绝缘体上半导体材料。 还包括用于包含有源层的混合基板的独立权利要求。
-
13.发明授权Procédé de fabrication d'un transistor SOI à plan de masse et grille auto alignés et avec oxyde enterré d'epaisseur variable 有权制造具有自对准栅极和接地平面的SOI晶体管的方法，以及具有可变厚度的掩埋氧化物层
公开(公告)号：EP2133919B1
公开(公告)日：2011-01-12
申请号：EP09162258.9
申请日：2009-06-09
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/78648 , H01L29/66772
-
公开(公告)号：EP1947686B1
公开(公告)日：2019-06-19
申请号：EP08100640.5
申请日：2008-01-18
IPC分类号： H01L21/336 , H01L21/84 , H01L27/12 , H01L21/8238 , H01L29/786
-
15.发明授权Procédé de réalisation d'un dispositif à effet de champ ayant des connexions électriques autoalignées par rapport à l'électrode de grille 有权一种制备具有场效应，其具有相对于所述栅电极自对准的电连接的器件的工艺
公开(公告)号：EP2296174B1
公开(公告)日：2012-06-06
申请号：EP10354041.5
申请日：2010-08-31
IPC分类号： H01L21/336 , H01L21/60 , H01L21/768
CPC分类号： H01L21/76895 , H01L21/76808 , H01L21/76897 , H01L29/665 , H01L29/66583
-
16.发明授权
公开(公告)号：EP2178111B1
公开(公告)日：2011-08-24
申请号：EP09172758.6
申请日：2009-10-12
IPC分类号： H01L21/336 , H01L21/762 , H01L21/84
CPC分类号： H01L21/84 , H01L21/76264 , H01L21/8221
-
公开(公告)号：EP1947686A2
公开(公告)日：2008-07-23
申请号：EP08100640.5
申请日：2008-01-18
IPC分类号： H01L21/336 , H01L21/84 , H01L27/12
CPC分类号： H01L21/84 , H01L21/823807 , H01L21/823878 , H01L27/1203 , H01L27/1207 , H01L29/78648
摘要： Dispositif (1) à MOSFET sur SOI, comprenant :
- une région supérieure (102) comportant au moins un premier dispositif semi-conducteur (106) de type MOSFET réalisé sur une première couche de semi-conducteur (118) empilée sur une première couche diélectrique (126), une première couche métallique (128a) et une première portion (132a) d'une seconde couche de semi-conducteur,
- une région inférieure (104) comportant au moins un second dispositif semi-conducteur (134) de type MOSFET réalisé sur une seconde portion (132b) de la seconde couche de semi-conducteur (132), une grille (128b) du second dispositif semi-conducteur étant formée par au moins une portion métallique,
la seconde couche de semi-conducteur étant disposée sur une seconde couche diélectrique (146) empilée sur une seconde couche métallique (148).摘要翻译： 器件（1）具有包括MOSFET型半导体器件即P沟道MOS晶体管（106）的上部区域（102），金属栅极（108）布置在半导体层（118）上。 下部区域（104）具有设置在另一半导体层的部分（132b）上的MOSFET型半导体器件，即N沟道MOS晶体管（134），其中层由应变硅制成。 晶体管（134）具有由金属层的一部分形成的栅极（128b）。 后半导体层布置在堆叠在另一金属层（148）上的绝缘层（146）上。 还包括用于制造绝缘体上硅MOSFET器件的方法的独立权利要求。
-
18.发明公开Procédé de réalisation d'un transistor MOS et circuit intégré correspondant 有权Herstellungsverfahren阴极MOS晶体管。
公开(公告)号：EP1746643A1
公开(公告)日：2007-01-24
申请号：EP06291159.9
申请日：2006-07-18
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： Pour réaliser un transistor MOS sur un substrat en silicium (SOI) placé sur une couche d'oxyde enterré (BOX), le transistor étant réalisé dans une zone active du substrat délimitée par une région isolante, on forme la région isolante, on réalise une région de grille et des régions de source et de drain qui délimitent entre elles un canal de sorte que la région de grille s'étende au-dessus du canal.
La région isolante est réalisée en procédant à une formation localisée d'une zone en matériau apte à être gravé sélectivement par rapport au silicium, en gravant sélectivement ledit matériau, et en déposant un matériau diélectrique à l'endroit de la gravure.
En outre, la gravure est réalisée postérieurement à la réalisation de la région de grille.摘要翻译： 该方法包括限定绝缘区域，以及形成栅极区域（G），限定沟道的源极和漏极区域，使得栅极区域在沟道上方延伸。 绝缘区域是通过局部地形成由硅 - 锗合金形成的区域而形成的，相对于硅选择性地蚀刻合金并在蚀刻的位置沉积介电材料。 在沉积在掩埋氧化物层上方的形成绝缘体上半导体衬底上的栅极区域之后进行蚀刻。 对于包括金属氧化物半导体晶体管的集成电路，还包括独立权利要求。
-
公开(公告)号：EP1732109A3
公开(公告)日：2009-12-30
申请号：EP06290900.7
申请日：2006-06-01
IPC分类号： H01L21/027 , H01L21/3213 , H01L21/28 , H01L21/336 , H01L21/74 , H01L23/367 , H01L29/78
CPC分类号： H01L21/0277 , H01L21/0337 , H01L21/28123 , H01L21/32139 , H01L21/743 , H01L23/367 , H01L29/66484 , H01L29/66742 , H01L29/7831 , H01L29/78648 , H01L2924/0002 , H01L2924/00
摘要： Un procédé permet de former un masque sur un circuit électronique intégré, au dessus d'une cavité (C) créée en profondeur dans un substrat (100) du circuit. Pour cela, une surface du substrat (S) présente un enfoncement (E) au dessus de la cavité. L'enfoncement est rempli d'un matériau (10) sélectionné pour atténuer une réflexion d'un rayonnement lithographique (F1) sur la surface du substrat. Une couche de résine (3) est déposée sur le circuit puis exposée au rayonnement de sorte que des portions de résine situées au dessus de l'enfoncement et décalées par rapport à l'enfoncement reçoivent des quantités de rayonnement respectivement inférieure et supérieure à un seuil de développement de la résine. Un masque de gravure est alors obtenu sur le circuit, qui est aligné par rapport à la cavité.
-
公开(公告)号：EP1672689B1
公开(公告)日：2007-07-25
申请号：EP05112235.6
申请日：2005-12-15
发明人： Borot, Bertrand , Coronel, Philippe
IPC分类号： H01L21/8244 , H01L21/02 , H01L27/11
CPC分类号： G11C11/412 , H01L27/11 , H01L27/1104
-
-
-
-
-
-
-
-
-
搜索结果
43 条记录 (耗时 0.034 秒)
