利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

332 条记录 (耗时 0.028 秒)

    PROCÉDÉ DE SÉLÉCTION D'UNE VALEUR PARMI DEUX VALEURS ENREGISTRÉES DANS DEUX REGISTRES DIFFÉRENTS
    21.
    发明公开
    PROCÉDÉ DE SÉLÉCTION D'UNE VALEUR PARMI DEUX VALEURS ENREGISTRÉES DANS DEUX REGISTRES DIFFÉRENTS 审中-实审

    公开(公告)号：EP4422117A1

    公开(公告)日：2024-08-28

    申请号：EP24158684.1

    申请日：2024-02-20

    申请人： STMicroelectronics International N.V.

    发明人： SIMON, Thierry

    IPC分类号： H04L9/00

    CPC分类号： H04L9/005

    摘要： Selon un aspect, il est proposé un procédé mis en oeuvre par ordinateur de sélection d'une valeur parmi deux valeurs enregistrées dans deux registres différents à partir d'un bit de sélection, le procédé comprenant :
    - une concaténation (20) des deux valeurs enregistrées dans les deux registres de manière à obtenir un mot concaténé présentant lesdites deux valeurs dans deux portions distinctes du mot concaténé, puis
    - une rotation (21, 21a, 21b) dudit mot concaténé selon la valeur du bit de sélection de manière à positionner la valeur sélectionnée dans une portion donnée du mot concaténé parmi lesdites deux portions, puis
    - une suppression (22) de la valeur non sélectionnée dans le mot concaténé de manière à conserver uniquement la valeur sélectionnée dans le mot concaténé en éliminant la valeur non sélectionnée du mot concaténé.

    CELLULE MÉMOIRE
    22.
    发明公开
    CELLULE MÉMOIRE 审中-实审

    公开(公告)号：EP4421809A1

    公开(公告)日：2024-08-28

    申请号：EP24158011.7

    申请日：2024-02-16

    申请人： STMicroelectronics International N.V.

    发明人： CALENZO, Patrick

    IPC分类号： G11C16/04 ,  G11C16/10 ,  H10B41/10 ,  H10B41/70 ,  H10B41/20 ,  G11C16/26

    CPC分类号： G11C2216/1020130101 ,  G11C16/0416 ,  G11C16/10 ,  G11C16/26 ,  H10B41/70 ,  H10B41/10 ,  H10B41/20

    摘要： La présente description concerne un procédé d'utilisation d'une cellule mémoire (10) reprogrammable, la cellule comprenant trois régions semiconductrices, la deuxième région comprenant des deuxièmes parties supérieures (22a, 22b), les deuxième parties supérieures formant un transistor (44) avec des première (34) et deuxième (38) couche, une première partie (24a) supérieure de la première région (24) située en regard de la deuxième couche conductrice(38) étant dopée d'un type de conductivité opposé à celui d'une troisième partie (20a) supérieure de la troisième partie (20) située en regard de la deuxième couche, le procédé comprenant la programmation de valeurs :
    - par l'application d'un champ électrique compris entre 5 MV/cm et 10 MV/cm entre la première région (24) et la deuxième couche ; et
    - par l'application d'un champ électrique compris entre 5 MV/cm et 10 MV/cm entre la troisième région (20) et la deuxième couche.

    METHOD OF UPDATING A SOFTWARE INSTALLED ON A SECURE ELEMENT
    23.
    发明公开
    METHOD OF UPDATING A SOFTWARE INSTALLED ON A SECURE ELEMENT 审中-公开

    公开(公告)号：EP4421624A1

    公开(公告)日：2024-08-28

    申请号：EP23158150.5

    申请日：2023-02-23

    申请人： STMicroelectronics International N.V.

    发明人： SEPE, Paolo ,  TERRONE, Luigi ,  TRAMONTANO, Alfonso

    IPC分类号： G06F8/65

    CPC分类号： G06F8/65

    摘要： According to one aspect, it is proposed a computer-implemented method for updating multiple executable load files in a secure element, the method comprising:
    - receiving (20) at least one command for performing an update session of multiple executable load files, each executable load file being associated with an application identifier,
    the method also comprising, before starting an update of an executable load file :
    - checking (21, 21-2) whether this executable load file is associated with an application identifier identical to the one of an executable load file for which an update is already ongoing in this update session, and
    - proceeding with the update (22, 23, 24) of the executable load file if its application identifier is new in view of the application identifier of each executable load file for which an update is already ongoing in this update session, or
    - rejecting the update of this executable load file if it is associated with an application identifier identical to the one of an executable load file that has already been updated in this update session.

    ARTIFICIAL NEURAL NETWORK PROCESSING METHODS AND SYSTEMS
    24.
    发明公开
    ARTIFICIAL NEURAL NETWORK PROCESSING METHODS AND SYSTEMS 审中-公开

    公开(公告)号：EP4418167A1

    公开(公告)日：2024-08-21

    申请号：EP24154082.2

    申请日：2024-01-26

    申请人： STMicroelectronics International N.V.

    发明人： NACCARI, Filippo ,  BOSCO, Angelo

    IPC分类号： G06N3/09 ,  G06N3/045

    CPC分类号： G06N3/09 ,  G06N3/045

    摘要： A processing device (14) comprising memory circuitry (18) having stored therein a set of weight values (W) and a threshold value (T) and instructions which, when executed in the processing device (14), cause the processing device (14) to: apply a first artificial neural network, ANN processing (20) to a set of sensing signals (SD), producing as a result a set of compressed representations of the sensing signals (EMB). The first ANN processing (20) is trained to produce the set of compressed representations (EMB) using a set of training signals distributed according to a set of training classes having an integer number L of classes. The instructions further cause the processing device (14) to: configure (BC) weight values of a plurality of computing units of a set of ANN processing circuits as a function of a set of weight values (W); apply a further artificial neural network, ANN processing (50) to the set of sensed signals (SD) via the set of ANN processing circuits configured as a function of the set of weight values (W), obtaining as a result a set of probability values indicative of a probability that a respective compressed representation in the set of compressed representations of sensing signals (EMB) corresponds to sensing signals in the set of sensing signals (SD) that fail to classify as belonging to the set of training classes having the integer number L of classes; obtaining an aggregated probability value (54) and providing (56) an indicator signal (D) based on a comparison (56) of the aggregated probability value and a threshold value (T).

    IMPROVED REGISTER BANK FOR ELECTRONIC PROCESSOR AND INITIALIZATION METHOD OF THE REGISTER BANK
    26.
    发明公开
    IMPROVED REGISTER BANK FOR ELECTRONIC PROCESSOR AND INITIALIZATION METHOD OF THE REGISTER BANK 审中-公开

    公开(公告)号：EP4418108A1

    公开(公告)日：2024-08-21

    申请号：EP24154944.3

    申请日：2024-01-31

    申请人： STMicroelectronics International N.V.

    发明人： LANDI, Sofiane ,  DIMROCI, Enea

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30141

    摘要： Register bank (50) for an electronic processor (10), comprising a first plurality of registers (60). The register bank (50) has a write datum input (50a) to receive a write datum (D), a write enable input (50b) to receive a write enable signal (WR_EN) and an write address input (50c) to receive a write address signal (WR_ADDR). The register bank (50) is controllable in an initialization mode wherein the register (60) identified by the address present in the write address signal (WR_ADDR) is initialized on the basis of an initialization datum (D_INIT) of predefined type.

    DEMARRAGE SECURISE D'UN DISPOSITIF DE TRAITEMENT
    28.
    发明公开
    DEMARRAGE SECURISE D'UN DISPOSITIF DE TRAITEMENT 审中-实审

    公开(公告)号：EP4414870A1

    公开(公告)日：2024-08-14

    申请号：EP24155671.1

    申请日：2024-02-05

    申请人： STMicroelectronics International N.V.

    发明人： TROTTIER, Gilles

    IPC分类号： G06F21/51 ,  G06F21/57

    CPC分类号： G06F21/51 ,  G06F21/575

    摘要： La présente description concerne un procédé comprenant l'exécution, par un processeur (104) d'un dispositif de traitement (100), d'un code de démarrage afin de réaliser une séquence de démarrage du dispositif de traitement, l'exécution comprenant :
    - au moins une étape de vérification du bon déroulement de la séquence de démarrage ; et
    - si l'au moins une étape de vérification identifie une erreur dans le déroulement de la séquence de démarrage, le stockage d'une valeur de statut dans un registre (114) du dispositif de traitement et la réinitialisation du dispositif de traitement, le registre (114) étant accessible en lecture par l'intermédiaire d'une interface de débogage (112) du dispositif.

    SENSOR UNIT WITH ON-DEVICE LEARNING AND ANOMALY DETECTION
    29.
    发明公开
    SENSOR UNIT WITH ON-DEVICE LEARNING AND ANOMALY DETECTION 审中-公开

    公开(公告)号：EP4414802A1

    公开(公告)日：2024-08-14

    申请号：EP24154344.6

    申请日：2024-01-29

    申请人： STMicroelectronics International N.V.

    发明人： RIZZARDINI, Federico ,  BRACCO, Lorenzo

    IPC分类号： G05B23/02 ,  G06N3/08

    CPC分类号： G05B23/024 ,  G06N3/08

    摘要： A sensor unit (102) is coupled to a machine (100) and configured to detect anomalous behavior of the machine (100). The sensor unit (102) includes a low power microcontroller that learns to recognize a plurality of operations of the machine (100). The sensor unit (102) generates mean vector (M) and inverse of a Cholesky decomposition matrix for each operation. During a detection mode the sensor unit (102) computes a Mahalanobis distance for each feature vector (F), mean vector (M) and first matrix. The sensor unit (102) detects anomalous behavior or classifies the operation of the machine (100) based on the Mahalanobis distances.