利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

47 条记录 (耗时 0.01 秒)

    Combinational logic structure using pass transistors
    42.
    发明公开
    Combinational logic structure using pass transistors 失效
    使用PASS TRANSISTORS的组合逻辑结构

    公开(公告)号：EP0200821A3

    公开(公告)日：1988-02-17

    申请号：EP85201881

    申请日：1985-11-15

    申请人： AMERICAN MICROSYSTEMS, INCORPORATED

    发明人： Whitaker, Sterling R.

    IPC分类号： H03K19/094 ,  H03K19/21 ,  H03K23/00 ,  G06F07/50

    CPC分类号： G06F7/503 ,  G06F7/50 ,  G06F2207/4816 ,  H03K19/09441 ,  H03K19/215 ,  H03K23/00 ,  H03M11/02

    摘要： PASS transistors are used to reduce the layout complexity of logic circuits by using PASS transistors connected to pass a first and second input function to an output node in response to selected Control signals, thereby to generate a selected output function on the output node. The PASS transistor comprises a transistor capable of passing an input function in response to a Control signal applied to the transistor thereby to generate an output function related to the input function. In general, the input function comprises less than all of a set of input variables and the control function comprises one or more of the remainder of the set of input variables.

    摘要翻译： PASS晶体管用于通过使用连接的PASS晶体管来响应于所选择的控制信号将第一和第二输入功能传递到输出节点来降低逻辑电路的布局复杂度，从而在输出节点上产生选择的输出功能。 PASS晶体管包括能够响应于施加到晶体管的控制信号而传递输入功能的晶体管，从而产生与输入功能相关的输出功能。 通常，输入函数包括少于一组输入变量的全部，并且控制函数包括该组输入变量的其余部分中的一个或多个。

    Multi-functional fuzzy logic circuit
    43.
    发明公开
    Multi-functional fuzzy logic circuit 失效
    Mehrfunktionsschaltung在verschwommene Logik。

    公开(公告)号：EP0168004A2

    公开(公告)日：1986-01-15

    申请号：EP85108375.8

    申请日：1985-07-05

    申请人： OMRON TATEISI ELECTRONICS CO.

    发明人： Yamakawa, Takeshi OMRON TATEISI ELECTR. CO.

    IPC分类号： H03K19/00

    CPC分类号： H03K19/09441 ,  G06N7/043 ,  H01L27/0218 ,  H01L27/0629

    摘要： A mutti-functional fuzzy logic circuit which comprises at least one input circuit provided for at least one input current for producing at least one output current of the same value in the same direction as the input current and at least one output current of the same value in the reverse direction, and a plurality of fuzzy logic circuits for executing different fuzzy logic operations, each of the fuzzy logic circuits having as its input at least one of said output currents produced by said input circuit.

    摘要翻译： 一种多功能模糊逻辑电路，其包括为至少一个输入电流提供的至少一个输入电路，用于在与输入电流相同的方向产生相同值的至少一个输出电流和至少一个相同值的输出电流 以及用于执行不同模糊逻辑运算的多个模糊逻辑电路，每个模糊逻辑电路具有由所述输入电路产生的至少一个所述输出电流作为其输入。

    CURRENT-DRIVEN ENFET LOGIC CIRCUITS
    44.
    发明公开
    CURRENT-DRIVEN ENFET LOGIC CIRCUITS 失效
    与电流型富集场效应晶体管逻辑电路。

    公开(公告)号：EP0110916A1

    公开(公告)日：1984-06-20

    申请号：EP83901688.0

    申请日：1983-05-03

    申请人： Hughes Aircraft Company

    发明人： HICKLING, Ronald M. ,  LANDENBERGER, Jay E.

    IPC分类号： H03K19

    CPC分类号： H03K19/09441 ,  H03K19/0952

    摘要： Un circuit logique à transistors à effet de champ à enrichissement (ENFET) permet d'obtenir une plus grande capacité de sortance. Le circuit logique utilise une section d'inversion à source commune conventionnelle (19), mais comprend en outre une section à commande par courant (25) qui commande la section d'inversion à source commune. Un circuit logique inverseur commandé par courant est réalisé en utilisant un second transistor ENFET (23) pour commander la porte de la section d'inversion à source commune (19). Une porte NON-OU commandée par un courant électrique est réalisée en utilisant deux transistors ENFET en parallèle qui commandent la section inverseur à source commune. De même, une porte NON-ET commandée par un courant électrique est réalisée en utilisant un seul transistor ayant deux entrées de porte pour commander la section d'inversion à source commune. L'utilisation d'un circuit de balayage à dépassement permet de commander la vitesse de fonctionnement du dispositif. Le circuit logique est conçu pour offrir une grande capacité de sortance en comparaison au circuit inverseur à source commune, seul.

    IGFET DECODER CIRCUIT USING SERIES-COUPLED TRANSISTORS
    45.
    发明授权
    IGFET DECODER CIRCUIT USING SERIES-COUPLED TRANSISTORS 失效
    使用串联耦合晶体管的IGFET解码器电路

    公开(公告)号：EP0032940B1

    公开(公告)日：1984-06-13

    申请号：EP80901592.8

    申请日：1980-07-21

    申请人： MOTOROLA, INC.

    发明人： PFIESTER, James Ruhl ,  McAllister, Doyle Vernon

    IPC分类号： H03K19/094 ,  G11C8/00

    CPC分类号： G11C8/10 ,  G11C11/4087 ,  H03K19/09441 ,  H03K19/096

    摘要： A decoder circuit suitable for integrated circuit implementation using IGFET processing which may be implemented in a highly dense structure. The decoder output lines (54', 56') are grouped in pairs and at least one of the output lines in each pair is discharged as determined by a bit in the input address. A plurality of IGFET devices under the control of the remaining input address bits selectively couple together the two output lines in each pair such that both output lines can then become discharged. Series-coupled pairs of IGFET devices (38, 40) are used in place of a single IGFET device (30) in order to reduce the chip area required to implement the decoder structure.

    Logic circuit
    46.
    发明公开
    Logic circuit 失效
    逻辑电路

    公开(公告)号：EP0055570A3

    公开(公告)日：1983-01-26

    申请号：EP81305982

    申请日：1981-12-21

    申请人： FUJITSU LIMITED

    发明人： Nishiuchi, Koichi

    IPC分类号： H03K19/017 ,  H03K19/003 ,  H03K19/094 ,  H03K19/20

    CPC分类号： H03K19/09445 ,  H03K19/01721 ,  H03K19/09441

    摘要： A logic circuit has a first logic gate (G 6 ), having a plurality of inputs (a and b) and an output (m), and a second logic gate comprising a driving FET (Q 6 ) and a plurality of load FET's (T 6 ' and T 6 ). The gate of the driving FET (Q 6 ) is connected to the output (m) of the first logic gate and the gates of the load FET's (T 6 ' and T s ) are connected to respective inputs (a, b) of the first logic gate. The driving FET and the load FET's are connected in series. A pair of FET's (T', T), one depletion-mode and one enhancement-mode, with their drains, sources and gates respectively connected in common may be used in place of a single load FET.

    摘要翻译： 包括多输入NOR门，多个负载场效应晶体管（FET）和驱动FET的逻辑电路，负载FET和驱动FET在电源之间彼此串联连接，逻辑输出源自 负载FET和驱动FET的连接点。 NOR门的输入与负载FET的输入相同。 NOR门的输入端连接到负载FET的相应栅极，NOR门的输出端连接到驱动FET的栅极。

    Structure de transistor à effet de champ à grille isolée, et application à une réalisation de portes logiques
    47.
    发明公开
    Structure de transistor à effet de champ à grille isolée, et application à une réalisation de portes logiques 失效
    与绝缘栅和使用为实现逻辑门的场效应晶体管结构。

    公开(公告)号：EP0035453A1

    公开(公告)日：1981-09-09

    申请号：EP81400311.7

    申请日：1981-02-27

    申请人： THOMSON-CSF

    发明人： Moreau, Jean-Michel

    IPC分类号： H01L27/08 ,  H01L29/78 ,  H01L27/06 ,  H03K19/08

    CPC分类号： H01L29/0847 ,  H01L27/0623 ,  H01L27/088 ,  H01L29/1045 ,  H01L29/7831 ,  H03K19/09441

    摘要： La présente invention concerne une structure de transistors à effet de champ à grille isolée.
    Cette structure comprend dans une couche épitaxiale 40, une région diffusée 41 de type P et des zones 42 et 43 diffusées à l'intérieur de cette région 41. Une électrode de source est solidaire de la couche épitaxiée 40 et des électrodes de drain D 1 , D 2 des zones diffusées de type N+ 42 et 43. On obtient ainsi un transistor multidrains. En outre, chaque drain peut être associé à plusieurs électrodes de grilles G 1 , G 2 .
    Application à la réalisation de circuits logiques en association avec des structures bipolaires haute tension.

    摘要翻译： 这种结构在外延层40为P 41和区42和43这个区41内扩散型扩散区域的源极电极与外延生长层40整体的电极和漏电极D1包括，在N +型的D2扩散区42和 43.这给出了一个多漏极晶体管。 进一步，每一个漏极可以与栅极电极G1，G2的多元性相关联。 应用到逻辑电路的相关联的结构具有高张力两极结构。