利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.014 秒)

    Semiconductor integrated circuit device
    2.
    发明公开
    Semiconductor integrated circuit device 有权
    半导体集成电路器件

    公开(公告)号：EP0907183A2

    公开(公告)日：1999-04-07

    申请号：EP98117000.4

    申请日：1998-09-08

    申请人： Hitachi, Ltd. ,  Hitachi ULSI Systems Co.,Ltd.

    发明人： Sasaki, Toshio ,  Tanaka, Yuji ,  Yanagisawa, Kazumasa ,  Tanaka, Hitoshi ,  Sato, Jun ,  Miyamoto, Takashi ,  Ohtsuka, Mariko ,  Nakanishi, Satoru ,  Ayukawa, Kazushige ,  Watanabe, Takao

    IPC分类号： G11C8/00

    CPC分类号： G11C8/12

    摘要： A RAM mounted so as to mix with logic circuits has a plurality of memory mats and one control circuit provided for the plurality of memory mats. Arithmetic circuits for respectively performing +1 or -1 arithmetic operation are respectively provided so as to correspond to the respective memory mats and are electrically connected in cascade form. An input terminal of the initial-stage arithmetic circuit is supplied with address-setting fixed address signals. Input signals supplied to the next and subsequent arithmetic circuits or signals outputted therefrom are defined as own-assigned address signals (those assigned to the corresponding memory mats). A comparator provided in association with each arithmetic circuit referred to above makes comparisons for coincidence between the address signals and address signals input upon memory access. The corresponding memory mat is selected based on the resultant coincidence signal.

    摘要翻译： 安装成与逻辑电路混合的RAM具有多个存储器堆和为多个存储器堆提供的一个控制电路。 分别提供用于分别执行+1或-1算术运算的算术电路以对应于各个存储器堆并且以级联形式电连接。 初始级运算电路的输入端提供有地址设置固定地址信号。 提供给下一个和随后的运算电路的输入信号或从其输出的信号被定义为自己分配的地址信号（分配给相应的存储器堆的信号）。 与上面提到的每个算术电路相关地提供的比较器对存储器访问时输入的地址信号和地址信号之间的一致性进行比较。 根据得到的一致信号选择相应的存储器块。

    Micoprocessor, and graphics processing apparatus and method using the same
    4.
    发明公开
    Micoprocessor, and graphics processing apparatus and method using the same 失效
    米克罗教授，Bildverarbeitungsgerätund Verfahren，das diesebenützt

    公开(公告)号：EP0807900A1

    公开(公告)日：1997-11-19

    申请号：EP97112431.8

    申请日：1990-04-20

    申请人： HITACHI, LTD.

    发明人： Yamada, Hiromichi ,  Fukushima, Tadashi ,  Matsuo, Shigeru ,  Miyamoto, Takashi ,  Komagawa, Toru ,  Yoshida, Shoji

    IPC分类号： G06T1/20

    CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3879 ,  G06F15/7832 ,  G06T1/20

    摘要： A microprocessor comprises a processor unit (101) for decoding and executing an instruction, two ports (102, 103) each for transferring address, data and control signals between each of said ports and a respective memory connected thereto, and address buffer (1201-1, 1301-1) writable from said processor unit (101) and readable from said two ports (102, 103), a data buffer (1201-, 1301-2; 1201-3, 1301-3) which is readable and writable from said two ports (102, 103) and from which an instruction may be read by said processor unit (101), and means for controlling an address transfer from said address buffer to one of the memories and also a data transfer between said data buffer and one of the memories via the designated port according to a memory access request and a port designating signal from said processor unit, whereby an instruction fetch and a data access can be performed with respect to the two memories,

    摘要翻译： 微处理器包括用于解码和执行指令的处理器单元（101），两个端口（102,103），每个用于在每个所述端口和连接到其之间的相应存储器之间传送地址，数据和控制信号;以及地址缓冲器 1，1301-1），可从所述处理器单元（101）写入并且可从所述两个端口（102,103）读取，数据缓冲器（1201,1301,1201-3,1301-3），其是可读写的 来自所述两个端口（102,103），并且所述处理器单元（101）可以从其读取指令;以及用于控制从所述地址缓冲器到所述存储器之一的地址传送的装置，以及所述数据缓冲器 和根据存储器访问请求的指定端口的一个存储器和来自所述处理器单元的端口指定信号，从而可以针对两个存储器执行指令获取和数据访问，

    Microprocessor, and graphics processing apparatus and method using the same
    7.
    发明公开
    Microprocessor, and graphics processing apparatus and method using the same 失效
    微处理器以及使用其的图形处理设备和方法

    公开(公告)号：EP1158462A1

    公开(公告)日：2001-11-28

    申请号：EP01106437.5

    申请日：1990-04-20

    申请人： Hitachi Ltd.

    发明人： Yamada, Hiromichi ,  Fukushima, Tadashi ,  Matsuo, Shigeru ,  Miyamoto, Takashi ,  Komagawa, Toru ,  Yoshida, Shoji

    IPC分类号： G06T1/20

    CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3879 ,  G06F15/7832 ,  G06T1/20

    摘要： A graphic processing apparatus comprises a graphic processor (1) and a first memory (3, 4); wherein said graphic processor comprises a first port (103) for transmission or reception of data to and from said first memory (3, 4) in synchronism with a first clock (7), and a second port (102) for transmission or reception of data to and from a CPU (8) in synchronism with a second clock (13); and said graphic processing device is so constructed that data can be transmitted between said first memory (3, 4) and said CPU (8) by employing said first port (103) and said second port (102).

    摘要翻译： 一种图形处理装置，包括图形处理器（1）和第一存储器（3,4）; 其中所述图形处理器包括用于与第一时钟（7）同步地向所述第一存储器（3,4）发送数据或从所述第一存储器（3,4）接收数据的第一端口（103），以及用于发送或接收 与第二时钟（13）同步地向CPU（8）发送和来自CPU（8）的数据; 并且所述图形处理装置的结构使得通过使用所述第一端口（103）和所述第二端口（102）可以在所述第一存储器（3,4）和所述CPU（8）之间传输数据。

    Microprocessor, and graphics processing apparatus and method using the same
    10.
    发明公开
    Microprocessor, and graphics processing apparatus and method using the same 失效
    微处理器和与此微处理器的应用图形处理方法和装置。

    公开(公告)号：EP0395958A2

    公开(公告)日：1990-11-07

    申请号：EP90107548.1

    申请日：1990-04-20

    申请人： HITACHI, LTD.

    发明人： Yamada, Hiromichi ,  Fukushima, Tadashi ,  Matsuo, Shigeru ,  Miyamoto, Takashi ,  Komagawa, Toru ,  Yoshida, Shoji

    IPC分类号： G06F15/66

    CPC分类号： G06F9/3004 ,  G06F9/30087 ,  G06F9/3879 ,  G06F15/7832 ,  G06T1/20

    摘要： A microprocessor suitable for processing a large quantity of graphics data. Graphics processing apparatus and method using the microprocessor are also disclosed.
    The microprocessor (1) independent of a CPU has two ports (102, 103), and performs an instruction fetch and a data access or a memory access simultaneously to two me­mories (3, 10; 3, 4, 10) coupled through separate buses.
    In the graphics processing apparatus in which this microprocessor is employed, the graphics transfer between a system memory (10) and a frame memory (4) can be per­formed at higher speed.

    摘要翻译： 适合于处理的图形数据的大量的微处理器。 使用微处理器的图形处理装置和方法是如此游离缺失盘。 的CPU的微处理器（1）独立的具有两个端口（102，103）中，在指令执行获取和数据访问或同时的存储器访问两个存储器（3，10; 3，4，10）耦合以通过独立的总线 ， 在其中采用该微处理器的图形处理装置，系统存储器（10）和一个帧存储器（4）之间的图形转印可以在更高的速度进行。