利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.01 秒)

    Anordnung zum Generieren von Signalimpulsen mit definierten Pulslängen in einem Baustein mit BIST-Funktion
    2.
    发明公开
    Anordnung zum Generieren von Signalimpulsen mit definierten Pulslängen in einem Baustein mit BIST-Funktion 审中-公开
    安排用于与BIST功能块具有定义的脉冲长度生成信号脉冲

    公开(公告)号：EP1126609A1

    公开(公告)日：2001-08-22

    申请号：EP01102065.8

    申请日：2001-01-30

    申请人： Infineon Technologies AG

    发明人： Kaiser, Robert ,  Krasser, Hans-Jürgen ,  Schamberger, Florian ,  Schneider, Helmut

    IPC分类号： H03K5/13 ,  G01R31/28

    CPC分类号： G01R31/31858 ,  H03K5/131 ,  H03K5/133

    摘要： Die vorliegende Erfindung betrifft eine Anordnung zum Generieren von Signalimpulsen mit definierten Pulslängen in einem Baustein mit BIST-Funktion, dem die Signalimpulse von außen mittels eines Testers zugeführt werden, bei der in dem Baustein ein variables Verzögerungsglied (1) vorgesehen ist, das in einer Anlernphase die Pulslängen der von außen zugeführten Signalimpulse nachmißt, und bei der die so nachgemessenen Pulslängen in jeweils einem Register (Reg 1, Reg 2, ..., Reg k) gespeichert werden. Das variable Verzögerungsglied (1) besteht aus einer Reihenschaltung von Invertern (2), zu denen jeweils eine verzögerungsfreie Signalstrecke (5, 10) zum Einschreiben in die Register (Reg 1, Reg 2, ..., Reg k) und Auslesen aus den Registern (Reg 1, Reg 2, ..., Reg k) parallel liegt.

    摘要翻译： 本发明涉及一种装置，用于与BIST功能的模块与定义脉冲长度生成信号脉冲，以将信号脉冲由测试仪的装置从外部供给，其中，在所述块中，可变延迟元件被设置（1），其在训练阶段 外部提供的信号脉冲nachmißt的脉冲长度，并且其中在每种情况下一个寄存器中，以便nachgemessenen脉冲长度（REG-1，寄存器2，...，寄存器K）被存储。 可变延迟元件（1）由反相器的串联电路的（2）其中的每一个用于写入到寄存器（寄存器1，寄存器2，...，寄存器k）和从读取的直接信号路径（5，10） 寄存器（寄存器1，寄存器2，...，寄存器k）是平行的。

    Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers
    4.
    发明公开
    Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers 有权
    弗雷泽伦zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers

    公开(公告)号：EP1020795A1

    公开(公告)日：2000-07-19

    申请号：EP00100222.9

    申请日：2000-01-14

    申请人： Infineon Technologies AG

    发明人： Kaiser, Robert ,  Schamberger, Florian

    IPC分类号： G06F11/20

    CPC分类号： G11C29/72

    摘要： Es werden wenigstens zwei unterschiedliche Teilverfahren (A1, A2) zur Reparatur von defekten Speicherzellen (MC) verwendet, die nacheinander ablaufen. In den Teilverfahren (A1, A2) werden die Speicherzellen (MC) jeweils nacheinander geprüft, und direkt im Anschluß an das Feststellen eines Defektes wird die betroffene Zeilenleitung (WL) oder die betroffene Spaltenleitung (BL) durch Programmierung einer der redundanten Leitungen (RWL, RBL) ersetzt. Die Teilverfahren unterscheiden sich dabei in ihrer Reparaturstrategie. Es wird ein Teilverfahren (A1, A2) mit einer das Teilverfahren abschließenden Fehlersignatur (R) aufgerufen, die Information über die Anzahl der überprüften Speicherzellen (MC) und das Reparaturergebnis enthält. Im Anschluß wird abhängig von der Fehlersignatur (R) des vorangegangenen Teilverfahrens (A1, A2) ein anderes Teilverfahren (A1, A2) aufgerufen, das zu Beginn die vorgenommene Programmierung nicht, teilweise oder ganz aufhebt.

    摘要翻译： 该过程包括按顺序使用至少两个不同的子过程，其中连续检查单元，并且在测试下一个单元之前通过重新编程由冗余线代替缺陷单元的适当连接的线或列导体。 子程序的测试顺序不同，使用冗余导体的线路不同。