公开(公告)号：EP3078029A1

公开(公告)日：2016-10-12

申请号：EP14867904.6

申请日：2014-12-05

申请人： Intel Corporation

发明人： MORRIS, Tonia G. ,  JASPER, Jonathan C. ,  LOVELACE, John V. ,  TYSON, Benjamin T.

IPC分类号： G11C11/4096 ,  G11C11/401

CPC分类号： G11C11/4076 ,  G06F13/1689 ,  G11C7/1066 ,  G11C7/1093 ,  G11C7/22 ,  G11C11/4096 ,  G11C2207/2254

摘要： A memory controller transmits a control signal to a memory module, where the memory controller continuously transmits a clock signal to the memory module. The memory controller determines adjustments to the control signal with respect to the clock signal, by iteratively analyzing a strobe signal.

摘要翻译： 存储器控制器将控制信号发送到存储器模块，其中所述存储器控制器连续地发送时钟信号到所述存储器模块。 存储器控制器bestimmt调整所述控制信号相对于所述时钟信号，通过迭代地分析选通信号。

公开(公告)号：EP2973571B1

公开(公告)日：2020-04-22

申请号：EP13877923.6

申请日：2013-03-15

申请人： Intel Corporation

发明人： NALE, Bill ,  JASPER, Jonathan C. ,  LOVELACE, John V. ,  NACHIMUTHU, Murugasamy K. ,  ZHU, Jun ,  QUACH, Tuan M.

IPC分类号： G11C7/10 ,  G11C7/22 ,  G06F13/14

公开(公告)号：EP3049946A1

公开(公告)日：2016-08-03

申请号：EP14847426.5

申请日：2014-07-29

申请人： Intel Corporation

发明人： MORRIS, Tonia G. ,  JASPER, Jonathan C. ,  FORESTIER, Arnaud J.

IPC分类号： G06F13/40

CPC分类号： G06F13/1668 ,  G06F3/061 ,  G06F3/0632 ,  G06F3/0673 ,  G06F13/1689 ,  G06F13/4068 ,  G06F13/4234 ,  G11C11/4093 ,  G11C11/4096

摘要： Provided are a device and computer readable storage medium for programming a memory module to initiate a training mode in which the memory module transmits continuous bit patterns on a side band lane of the bus interface; receiving the bit patterns over the bus interface; determining from the received bit patterns a transition of values in the bit pattern to determine a data eye between the determined transitions of the values; and determining a setting to control a phase interpolator to generate interpolated signals used to sample data within the determined data eye.

摘要翻译： 提供了一种用于对存储器模块进行编程以启动训练模式的设备和计算机可读存储介质，其中存储器模块在总线接口的边带通道上发送连续位模式; 通过总线接口接收位模式; 从接收到的位模式确定位模式中的值的转变，以确定所确定的值的转换之间的数据眼睛; 以及确定设置以控制相位内插器以产生用于对所确定的数据眼睛内的数据进行采样的内插信号。

公开(公告)号：EP2973571A1

公开(公告)日：2016-01-20

申请号：EP13877923.6

申请日：2013-03-15

申请人： Intel Corporation

发明人： NALE, Bill ,  JASPER, Jonathan C. ,  LOVELACE, John V. ,  NACHIMUTHU, Murugasamy K. ,  ZHU, Jun ,  QUACH, Tuan M.

IPC分类号： G11C7/10 ,  G11C7/22 ,  G06F13/14

CPC分类号： G06F11/0793 ,  G06F3/0604 ,  G06F3/061 ,  G06F3/0629 ,  G06F3/0638 ,  G06F3/0673 ,  G06F3/0683 ,  G06F11/0727 ,  G06F11/0751 ,  G06F11/0772 ,  G06F11/079 ,  G06F12/023 ,  G06F12/0802 ,  G06F12/0813 ,  G06F13/1663 ,  G06F13/1678 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/4234 ,  G06F13/4243 ,  G06F13/4282 ,  G06F2212/1044 ,  G06F2212/2532 ,  G06F2212/60 ,  G11C5/04 ,  G11C5/148 ,  G11C7/1003 ,  G11C7/1063 ,  G11C7/1072 ,  G11C7/222 ,  G11C11/40618 ,  G11C29/023 ,  G11C29/028 ,  H04L9/0869

摘要： Provided is a device for use in a memory module coupled to a host memory controller over a bus, comprising memory module control logic to generate a request signal to a host memory controller having a pulse width greater than or equal to a minimum pulse width, wherein the minimum pulse width comprises a number of clock cycles needed to guarantee that the host memory controller detects the request signal, and wherein the pulse width of the request signal indicates at least one function in addition to the request signal to the host memory controller.

摘要翻译： 提供一种用于通过总线耦合到主机存储器控制器的存储器模块中的设备，包括存储器模块控制逻辑，用于产生请求信号到主机存储器控制器，该主机存储器控制器具有大于或等于最小脉冲宽度的脉冲宽度，其中 最小脉冲宽度包括保证主机存储器控制器检测请求信号所需的多个时钟周期，并且其中请求信号的脉冲宽度除了向主机存储器控制器提供请求信号之外还指示至少一个功能。