利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.02 秒)

    VERTICAL MEMORY CELL FOR HIGHDENSITY MEMORY
    3.
    发明公开
    VERTICAL MEMORY CELL FOR HIGHDENSITY MEMORY 有权
    VERTIKALE SPEICHERZELLEFÜRSPEICHER MIT HOHER DICHTE

    公开(公告)号：EP2697839A2

    公开(公告)日：2014-02-19

    申请号：EP12712848.6

    申请日：2012-03-28

    申请人： Micron Technology, Inc.

    发明人： SILLS, Scott E. ,  SANDHU, Gurtej

    IPC分类号： H01L45/00

    CPC分类号： H01L45/1226 ,  H01L27/2463 ,  H01L27/249 ,  H01L45/06 ,  H01L45/08 ,  H01L45/085 ,  H01L45/122 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147

    摘要： This disclosure provides embodiments for the formation of vertical memory cell structures (38) that may be implemented in RRAM devices. In one embodiment, memory cell area may be increased by varying word line (22) height (?WL) and/or word line (22) interface surface (50) characteristics to ensure the creation of a grain boundary that is suitable for formation of conductive pathways through an active layer (44) of an RRAM memory cell (20). This may maintain continuum behavior while reducing random cell-to-cell variability that is often encountered at nanoscopic scales. In another embodiment, such vertical memory cell structures (38) may be formed in multiple-tiers to define a three-dimensional RRAM memory array (110). Further embodiments also provide a spacer pitch-doubled RRAM memory array (120) that integrates vertical memory cell structures (38).

    摘要翻译： 本公开提供了可以在RRAM设备中实现的垂直存储器单元结构的形成的实施例。 在一个实施例中，可以通过改变字线高度和/或字线界面表面特性来增加存储单元面积，以确保产生适合于通过RRAM存储单元的有源层形成导电路径的晶界。 这可以保持连续体行为，同时减少在纳米尺度上经常遇到的随机细胞间变异性。 在另一个实施例中，这样的垂直存储器单元结构可以以多层形成以定义三维RRAM存储器阵列。 另外的实施例还提供了一种集成垂直存储单元结构的间隔物间距加倍的RRAM存储器阵列。

    METHODS FOR FORMING ARRAYS OF SMALL, CLOSELY SPACED FEATURES
    5.
    发明公开
    METHODS FOR FORMING ARRAYS OF SMALL, CLOSELY SPACED FEATURES 有权
    VERFAHREN ZUR HERSTELLUNG EINER ANORDNUNG AUS KLEINEN，DICHT ANGEORDNETEN FUNKTIONSELEMENTEN

    公开(公告)号：EP1886340A2

    公开(公告)日：2008-02-13

    申请号：EP06770823.0

    申请日：2006-05-22

    申请人： Micron Technology, Inc.

    发明人： ABATCHEV, Mirzafer ,  SANDHU, Gurtej

    IPC分类号： H01L21/033

    CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816 ,  H01L27/105 ,  H01L27/1052 ,  H01L2924/0002 ,  Y10S438/947 ,  H01L2924/00

    摘要： Methods of forming arrays of small, densely spaced holes or pillars for use in integrated circuits are disclosed. Various pattern transfer and etching steps can be used, in combination with pitch-reduction techniques, to create densely-packed features. Conventional photolithography steps can be used in combination with pitch-reduction techniques to form superimposed, pitch-reduced patterns of crossing elongate features that can be consolidated into a single layer.

    摘要翻译： 公开了形成集成电路中使用的小密集间隔开的孔或柱的阵列的方法。 可以使用各种图案转移和蚀刻步骤，结合减音技术来产生密集堆积的特征。 传统的光刻步骤可以与俯仰减小技术组合使用，以形成可以被整合成单层的交叉细长特征的叠加的俯仰减小图案。