-
公开(公告)号：EP3525236A1
公开(公告)日：2019-08-14
申请号：EP19153676.2
申请日：2019-01-25
IPC分类号： H01L23/58 , G06K19/073
摘要： Procédé de détection d'une atteinte à l'intégrité d'un substrat semi-conducteur (P) d'un circuit intégré (CI) protégé par un enrobage, le substrat comprenant une face avant (FV) et une face arrière (FR), cette atteinte étant susceptible d'être effectuée depuis la face arrière (FR) du substrat, le procédé comprenant une détection d'une ouverture de l'enrobage en regard de la face arrière du substrat.
-
公开(公告)号：EP3373330A1
公开(公告)日：2018-09-12
申请号：EP17187590.9
申请日：2017-08-23
IPC分类号： H01L23/00
CPC分类号： G06K19/07381 , G05B19/0428 , H01L21/563 , H01L23/57 , H03K3/42
摘要： L'invention concerne une puce électronique comprenant : un substrat semiconducteur (102) dopé d'un premier type de conductivité ; des caissons (104) du deuxième type de conductivité du côté de la face avant de la puce, dans et sur lesquels sont formés des éléments de circuits ; une ou plusieurs dalles (110) d'un deuxième type de conductivité enterrées sous les caissons et séparées des caissons ; pour chaque dalle enterrée, un puits (114) du deuxième type de conductivité, polarisable, qui s'étend de la face avant du substrat à la dalle enterrée ; en partie supérieure de chaque puits, un premier transistor MOS à canal du premier type de conductivité, le premier transistor étant un élément d'une bascule ; et un circuit de détection d'un changement de niveau logique d'une des bascules.
-
公开(公告)号：EP3343427A1
公开(公告)日：2018-07-04
申请号：EP17186781.5
申请日：2017-08-18
IPC分类号： G06F21/75 , G06K19/073
摘要： Dispositif électronique (CI) comprenant au moins un circuit logique (CL) qui comporte une première borne (B1) destinée à recevoir une tension d'alimentation (Vdd), une deuxième borne (B2) destinée à recevoir une tension de référence (GND), et au moins une borne de sortie (S), la borne de sortie (S) étant configurée pour délivrer un signal pouvant être dans un état haut ou un état bas, au moins un circuit auxiliaire (AUX) couplé entre la première borne (B1) et la deuxième borne (B2) et configuré pour générer ou non de façon aléatoire un courant supplémentaire entre la première borne (B1) et la deuxième borne (B2) à chaque changement d'état du signal sur la borne de sortie (S).
-
公开(公告)号：EP3301607A1
公开(公告)日：2018-04-04
申请号：EP17156778.7
申请日：2017-02-17
CPC分类号： G01J1/44 , G01J2001/4238 , G06F21/87 , H01L23/576 , H01L31/112
摘要： The invention concerns a laser detection device for protecting an integrated circuit, the device comprising: a detection cell (200) having: a buried channel (202) of a first conductivity type extending in a substrate (203) of the integrated circuit, the substrate being of a second conductivity type; a first electrical connection (204, 206) coupling a first point in the buried channel to a supply voltage rail (VDD); and a second electrical connection (208, 210) coupled to a second point in the buried channel; and a detection circuit coupled to the second point in the buried channel via the second electrical connection and adapted to detect a fall in the voltage at the second point.
摘要翻译： 本发明涉及一种用于保护集成电路的激光检测设备，该设备包括：检测单元（200），具有：在集成电路的衬底（203）中延伸的第一导电类型的掩埋沟道（202），衬底 具有第二导电类型; 第一电连接（204,206），将所述掩埋沟道中的第一点耦合到电源电压轨（VDD）; 以及耦合到所述掩埋沟道中的第二点的第二电连接（208,210） 以及检测电路，其经由第二电连接耦合到掩埋沟道中的第二点并且适于检测第二点处的电压的下降。
-
公开(公告)号：EP3246944A1
公开(公告)日：2017-11-22
申请号：EP16198652.6
申请日：2016-11-14
CPC分类号： H03K19/17768 , G06F21/75 , G06F21/87 , G09C1/00 , H01L23/576 , H03K19/0033 , H03K19/17704 , H04L9/004 , H04L2209/12
摘要： L'invention concerne un dispositif de protection d'un circuit intégré, comportant : des groupes d'éléments de détection d'un rayonnement (42) répartis dans un arrangement matriciel ; des portes logiques (44, 46) combinant des sorties des éléments de détection par ligne et par colonne, chaque sortie d'élément de détection étant reliée à une porte combinant une ligne et à une porte combinant une colonne ; et un circuit d'interprétation des signaux fournis par lesdites portes logiques et comportant un compteur d'événements et un élément de temporisation.
摘要翻译： 用于保护集成电路的设备技术领域本发明涉及一种用于保护集成电路的设备，包括：以矩阵布置分布的多组辐射检测元件（42） 组合栅极和列检测元件的输出的逻辑门（44,46），每个检测元件输出连接到组合栅极和列组合栅极的线; 以及用于解释由所述逻辑门提供的信号并包括事件计数器和延迟元件的电路。
-
-
7.发明公开
公开(公告)号：EP3483773A1
公开(公告)日：2019-05-15
申请号：EP18203406.6
申请日：2018-10-30
摘要： Circuit électronique comportant une borne d'alimentation (BV) et une borne de référence (BR), comprenant au moins un module (M) comportant au moins un circuit logique (CL) couplé entre la borne d'alimentation (BV) et la borne de référence (BR) et comportant une borne de sortie (BS), et au moins un circuit auxiliaire (Cx) couplé entre la borne d'alimentation (BV) et la borne de référence (BR), et couplé à la borne de sortie (BS), ledit au moins un circuit auxiliaire (Cx) étant configuré pour réaliser au moins une action prise dans le groupe formé par
- une atténuation du courant circulant entre la borne d'alimentation (BV) et la borne de référence (BR),
- une augmentation du courant circulant entre la borne d'alimentation (BV) et la borne de référence (BR),
- une circulation d'un courant supplémentaire sur un chemin ne passant pas par la borne d'alimentation (BV),
ou pour ne réaliser aucune action.-
公开(公告)号：EP3211626B1
公开(公告)日：2018-10-31
申请号：EP16181835.6
申请日：2016-07-29
IPC分类号： G09C1/00 , H04L9/00 , G06K19/073 , H04K3/00
CPC分类号： H04L9/002 , G06F1/04 , G06F21/72 , G06K19/07336 , G09C1/00 , H01L23/528 , H03K3/84 , H03K5/01 , H03K2005/00019 , H04K3/40 , H04K3/825 , H04K3/94 , H04K2203/32 , H04L9/003 , H04L2209/08 , H04L2209/805
-
公开(公告)号：EP3236496A1
公开(公告)日：2017-10-25
申请号：EP16198719.3
申请日：2016-11-14
IPC分类号： H01L23/58
CPC分类号： H01L23/576 , H01L21/762 , H01L27/088
摘要： L'invention concerne une puce électronique comprenant : une pluralité de premières barres semiconductrices d'un premier type de conductivité et de deuxièmes barres semiconductrices d'un deuxième type de conductivité disposées de manière alternée et contiguë sur une région (3) du premier type de conductivité ; deux contacts de détection (17) disposés aux extrémités de chaque deuxième barre ; un circuit de détection (19) de la résistance entre les contacts de détection de chaque deuxième barre ; des tranchées d'isolement (11) s'étendant dans les deuxièmes barres sur une première profondeur entre des éléments de circuit ; et des murs d'isolement (32) s'étendant sur toute la largeur de chaque deuxième barre sur une deuxième profondeur supérieure à la première profondeur.
摘要翻译： 本发明涉及一种电子芯片，包括：多个第一导电类型的第一半导体棒和一个第二导电类型的第二半导体条的交替和相邻布置的区域（3）的所述第一类型 导电性; 两个检测触点（17），设置在每个第二杆的端部; 每个第二棒的检测触点之间的电阻的检测电路（19） 在电路元件之间的第一深度处在第二棒中延伸的隔离沟槽（11） 和隔离壁（32），其将每个第二杆的整个宽度延伸到大于第一深度的第二深度。
-
公开(公告)号：EP3159872A1
公开(公告)日：2017-04-26
申请号：EP16161366.6
申请日：2016-03-21
CPC分类号： G06F21/86 , G09C1/00 , H01L23/576 , H03K5/153 , H03K5/24 , H04L9/004 , H04L2209/12
摘要： L'invention concerne une puce électronique sécurisée (50) comprenant une pluralité de caissons semiconducteurs (3, 33) polarisés et un circuit de détection (57, 61) du courant de polarisation des caissons.
摘要翻译： 本发明涉及一种安全电子芯片（50），其包括多个极化半导体盒（3,33）和用于盒的极化电流的检测电路（57,61）。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.013 秒)
