利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

34 条记录 (耗时 0.014 秒)

    High voltage CMOS circuit with nand configurated logic gates and a reduced number of N-MOS transistors requiring drain extension
    2.
    发明公开
    High voltage CMOS circuit with nand configurated logic gates and a reduced number of N-MOS transistors requiring drain extension 失效
    CMOS电路用于与NAND逻辑门的高电压和需要漏极延伸N-MOS晶体管的数目减少。

    公开(公告)号：EP0501929A2

    公开(公告)日：1992-09-02

    申请号：EP92830071.4

    申请日：1992-02-20

    申请人： SGS-THOMSON MICROELECTRONICS S.r.l.

    发明人： Dallavalle, Carlo

    IPC分类号： H03K19/003 ,  H03K19/096

    CPC分类号： H03K19/0963 ,  H03K19/0033

    摘要： In a CMOS logic circuit destined to function at a relatively high supply voltage such as to require the formation of graded diffusions in the structure of N-MOS transistors, a NAND configuration is used which comprises a staked pair of N-MOS transistors (N₃,N₄). This permits to restrict the number of graded diffusions to be formed in N-MOS structures only to the drain regions which are directly connected to an output node. In clocked CMOS circuitry where transfer transistors are normally used between gates, the advantages in terms of enhanced speed and ability of the circuit to be compacted by cutting the number of N-MOS structures necessarily provided with drain extension regions as in prior art circuits, are remarkable.

    摘要翻译： 在注定在相对较高的电源电压的功能的CMOS逻辑电路：如需要梯度扩散在N-MOS晶体管的结构的形成，一个NAND配置中使用，其包括一对押N-MOS晶体管的。 这允许限制到在N-MOS结构仅是除了在输出节点直接连接到漏极区域中形成梯度扩散的数量。 在时钟CMOS电路，其中转移晶体管通常栅极之间使用时，在增强的速度和电路的能力方面的优势，通过切割如在现有技术的电路中必须设置与漏极扩展区域N-MOS结构的数量被压实，是 显着。

    REDUNDANZKONZEPT FÜR ANALOGE SCHALTUNGEN UND FUNKTIONEN ZUR STÖRUNGSUNTERDRÜCKUNG
    3.
    发明公开
    REDUNDANZKONZEPT FÜR ANALOGE SCHALTUNGEN UND FUNKTIONEN ZUR STÖRUNGSUNTERDRÜCKUNG 审中-公开
    REDUNDANZKONZEPTFÜRANALOGE SCHALTUNGEN UND FUNKTIONEN ZURSTÖRUNGSUNTERDRÜCKUNG

    公开(公告)号：EP2940870A1

    公开(公告)日：2015-11-04

    申请号：EP15000985.0

    申请日：2015-04-07

    申请人： Tesat-Spacecom GmbH & Co. KG

    发明人： Lück, Volker

    IPC分类号： H03K19/003

    CPC分类号： H04B7/18513 ,  H03K19/0033 ,  H03K19/00392 ,  H04B15/00

    摘要： Eine Störungsunterdrückungsschaltung (100) zum Bereitstellen eines störungsreduzierten Signals (145) ist angegeben. Sie weist auf: eine Mehrzahl von redundanten Funktionsblöcken (110A, 110B, 110n), welche ausgeführt sind, jeweils ein Ausgangssignal (113A, 113B, 113n) bereitzustellen; eine erste Extremwertermittlungseinheit (120), welche ausgeführt ist, aus den Ausgangssignalen der Funktionsblöcke dasjenige Ausgangssignal zu ermitteln, welches einen ersten Extremwert darstellt; eine Verarbeitungseinheit (140), welche ausgeführt ist, die Ausgangssignale der Mehrzahl von Funktionsblöcken so miteinander zu verrechnen, dass das störungsreduzierte Signal (145) ermittelt wird. Dabei ist die Verarbeitungseinheit ausgeführt, bei der Ermittlung des störungsreduzierten Signals (145) den ersten Extremwert unberücksichtigt zu lassen. Dies ermöglicht es, ein störungsbehaftetes Ausgangssignal bei der Ermittlung des störungsreduzierten Signals nicht zu berücksichtigen und so die Genauigkeit des störungsreduzierten Signals zu erhöhen.

    摘要翻译： 干扰抑制电路产生由多个冗余功能块的输出信号指示的干扰减小信号。 第一极值确定单元从功能块的输出信号确定表示第一极值的特定输出信号。 处理单元以确定干扰减少信号的方式将多个功能块的输出信号彼此抵消。 在确定干扰减少信号时，处理单元不考虑第一极值。

    Elektrischer Schaltkreis mit Doppel-Modul-Redundanz zur Handhabung von Single-Event-Effekten
    6.
    发明公开
    Elektrischer Schaltkreis mit Doppel-Modul-Redundanz zur Handhabung von Single-Event-Effekten 有权
    双冗余模块电路，用于处理单粒子效应

    公开(公告)号：EP1998448A3

    公开(公告)日：2010-09-15

    申请号：EP08156716.6

    申请日：2008-05-22

    申请人： IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik

    发明人： Schoof, Gunter

    IPC分类号： H03K3/037 ,  H03K19/007

    CPC分类号： H03K19/0033 ,  H03K19/0075

    摘要： Elektrischer Schaltkreis mit zwei zueinander parallelgeschalteten und redundanten sequentiellen Logikschaltungen, denen nominell-identische logische Eingangssignale zugeführt sind, und die ausgebildet sind, die jeweils eingehenden logischen Eingangssignale synchron auf identische Weise zu verarbeiten und entsprechende erste und zweite logische Ausgangssignale auszugeben, und mit einer den sequentiellen Logikschaltungen nachgeschalteten ersten Auswahlschaltung, die ausgebildet ist, an ihrem Ausgang ein drittes logisches Ausgangsignal auszugeben, das einer Mehrheit von drei Eingangssignalen entspricht, welche parallel an drei Eingängen der ersten Auswahlschaltung anliegen, wobei einem ersten der drei Eingänge das erste logische Ausgangssignal einer ersten der zwei redundanten sequentiellen Logikschaltungen und einem zweiten der drei Eingänge das zweite logische Ausgangssignal einer zweiten der zwei redundanten sequentiellen Logikschaltungen zugeführt ist, und wobei das dritte logische Ausgangssignal der ersten Auswahlschaltung auf einen dritten der drei Eingänge der ersten Auswahlschaltung rückgeführt ist.

    Circuit architecure for radiation resilience
    7.
    发明公开
    Circuit architecure for radiation resilience 审中-公开
    SchaltungsarchitekturfürStrahlungsbeständigkeit

    公开(公告)号：EP2053747A1

    公开(公告)日：2009-04-29

    申请号：EP08166985.5

    申请日：2008-10-24

    申请人： Honeywell International Inc.

    发明人： Erstad, David O.

    IPC分类号： H03K19/003 ,  H03K19/007 ,  G11C29/00 ,  H01L23/552 ,  G05F3/30

    CPC分类号： H03K19/0033 ,  G11C29/02 ,  G11C29/021 ,  H01L2924/0002 ,  H03K19/0075 ,  H03K2017/0803 ,  H01L2924/00

    摘要： A system and method for extending the operating life of a device susceptible to defects caused by total ionizing dose radiation and/or bias dependent degradation are described. The device is replicated at least once and at least one switching mechanism is used to cycle between the devices such that only one device is operating normally. While the first device is operating normally, the other devices are biased. The bias condition may slow, eliminate, or even reverse device shifts that occur due to total ionizing dose radiation or bias effects.

    摘要翻译： 描述了用于延长由总电离剂量辐射和/或偏置依赖性降解引起的缺陷敏感的装置的使用寿命的系统和方法。 该设备至少复制一次，并且使用至少一个切换机构在设备之间循环，使得仅一个设备正常运行。 当第一个设备正常运行时，其他设备有偏差。 偏置条件可能会减慢，消除甚至反转由于总电离剂量辐射或偏置效应而发生的器件偏移。

    Protection of integrated circuit devices
    8.
    发明公开
    Protection of integrated circuit devices 失效
    集成电路设备的保护

    公开(公告)号：EP0524724A3

    公开(公告)日：1993-03-31

    申请号：EP92305552.9

    申请日：1992-06-17

    申请人： GEC-MARCONI LIMITED

    发明人： Larner, David John

    IPC分类号： H03K19/003 ,  H01L23/552 ,  H02H9/04

    CPC分类号： H01L23/552 ,  H01L2924/0002 ,  H01L2924/3011 ,  H02H5/005 ,  H03K19/0033 ,  Y10S257/921 ,  Y10T307/773 ,  H01L2924/00

    摘要： An arrangement for protecting an integrated circuit device (11) against latch up during a nuclear event comprising a capacitance (15) and a switch (17) connected in parallel across the power supply lines (13) of the device. When the power supply lines are connected to a power supply (19) the capacitance (15) stores energy sufficient to supply necessary operating currents to the device (11) during its normal operation. The switch (17) is arranged so that, under a transient gamma pulse incident thereon during a nuclear event, its impedance is set to a low value at such a rate that the energy stored by the capacitance is discharged through the switch and the voltage applied to the device (11) via the power supply lines is pulled down to such a level and at such a rate as to prevent transient gamma pulse induced latch-up in the device (11).