公开(公告)号：EP0061387A3

公开(公告)日：1983-08-31

申请号：EP82400444

申请日：1982-03-12

申请人： FAIRCHILD CAMERA & INSTRUMENT CORPORATION

发明人： VORA, MADHUKAR B.

IPC分类号： H01L29/80 ,  H01L21/331 ,  H01L21/337 ,  H01L21/8222 ,  H01L27/07 ,  H01L27/082 ,  H01L29/73 ,  H01L29/808 ,  H03K19/091 ,  H01L27/04 ,  H01L21/82

CPC分类号： H01L27/0783 ,  H01L21/8222 ,  H01L27/082 ,  H03K19/091

摘要： An intregrated circuit structure is disclosed in which a pair of complementary lateral space charge limited transis­ tors are formed together with at least one Schottky diode to create a logic gate. The structure includes a semiconductor substrate, a first and a second region of N conductivity type spaced apart in the substrate, a third and a fourth region of P conductivity type, the third region separating the first region from the second region, and the second region separating the third region from the fourth region. The first region has a graduated impurity concentration which is less than 10¹⁸ atoms per cubic centimeter at the surface and at least 10¹⁸ atoms per cubic centimeter at a selected depth below the surface of the substrate.

摘要翻译： 公开了一种集成电路结构，其中一对互补横向空间电荷限制晶体管与至少一个肖特基二极管一起形成以产生逻辑门。 该结构包括半导体衬底，在衬底中间隔开的N导电类型的第一和第二区域，P导电类型的第三和第四区域，第一区域与第二区域分开的第三区域，第二区域 将第三区域与第四区域分离。 第一区域的刻度杂质浓度在表面下面的每立方厘米小于10 8原子/立方厘米，并且在衬底表面下方的选定深度处具有至少10 1 8个原子/立方厘米 。

公开(公告)号：EP0077902A2

公开(公告)日：1983-05-04

申请号：EP82108134.6

申请日：1982-09-03

申请人： ROBERT BOSCH GMBH

发明人： Fleischer, Ulrich, Dr. Dipl.-Ing. ,  Conzelmann, Gerhard, Dipl.-Phys.

IPC分类号： H01L27/02 ,  H03K19/091

CPC分类号： H01L27/0233 ,  H03K19/091

摘要： Es wird eine bipolar integrierte Inverstransistorlogik mit mindestens einem vertikal aufwärts verstärkenden Gattertransistor (80) und mit mindestens einem von diesem räumlich getrennten und elektrisch isolierten lateralen Stromquellentransistor (40) vorgeschlagen, der mindestens einen Kollektor hat, der an die Basis des Gattertransistors (80) angeschlossen ist. Das Basispotential des lateralen Stromquellentransistors (40) weicht von dem als Gatter-Bezugspotential dienenden Emitterpotential des Gattertransistors (80) ab (Figur 4a).

摘要翻译： 使用反向双极晶体管的集成逻辑，包括至少一个垂直向上放大的栅极晶体管（80; 801,802，...）和至少一个与前者空间分离的横向电流源晶体管（40），并且其中 具有与栅极晶体管（80; 801,802 ...）相对的导通类型，并且具有连接到栅极晶体管（80; 801,802 ...）的基极的至少一个集电极， 所述横向电流源晶体管（40）被容纳在所述半导体晶体内相对于所述栅极晶体管（80; 801,802 ...）电绝缘，并且此外，所述横向电流源晶体管 用作栅极参考电位的栅极晶体管（80; 801,802 ...）的发射极电位可以以这样的方式改变，即栅极晶体管（80; 801,802）的全电流增益 ，...）可用作栅极电流增益，特征在于 横向电流源晶体管（40）具有另外的集电极（42），该集电极（42）连接到电流平衡电路（41）的输出端（43），电流平衡电路（41）的输入端被提供有参考电流（Io） 横向电流源晶体管（40）的集电极（42）也连接到该晶体管（40）的基极（图4e，4f，4g，4h，4i，4k）。

公开(公告)号：EP0039945A3

公开(公告)日：1982-09-08

申请号：EP81103605

申请日：1981-05-11

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Sano, Jun ,  Aoyama, Masahide ,  Kubo, Daijiro

IPC分类号： H03K19/013 ,  H03K19/091

CPC分类号： H03K19/013 ,  H03K19/091

摘要： An 1 2 L logic circuit provided with a logic section (126) which includes at least one 1 2 L unit circuit (120) formed of a transistor for injector (122) and a driving transistor (124). The 1 2 L logic circuit is further provided with a supply circuit for supplying the 1 2 L unit circuit with an injector current corresponding to a control signal. The supply circuit is formed of a first circuit (132) for steadily supplying the 1 2 L unit circuit (120) with a predetermined injector current, and a second circuit (136) for supplying the I 2 L unit circuit (120) with another injector current in accordance with the control signal, the first and second circuits (132,136) being connected in parallel with each other.

公开(公告)号：EP0004274B1

公开(公告)日：1982-06-23

申请号：EP79100266.0

申请日：1979-01-30

申请人： International Business Machines Corporation

发明人： Harris, James Herbert

IPC分类号： H03K19/082 ,  H01L27/08

CPC分类号： H01L27/0821 ,  H03K19/091

公开(公告)号：EP0004274A2

公开(公告)日：1979-10-03

申请号：EP79100266.0

申请日：1979-01-30

申请人： International Business Machines Corporation

发明人： Harris, James Herbert

IPC分类号： H03K19/082 ,  H01L27/08

CPC分类号： H01L27/0821 ,  H03K19/091

摘要： Bei einer Grundschaltung einer integrierten Transistor-Logik ist an die Basis eines ersten, normal betriebenen Transistors (T5) ein ständig Strom liefernder Injektor angefügt. In Abhängigkeit von einem zusätzlich der Basis zugeführten logischen Eingangssignal wird der Strom entweder in die Basis injiziert, so daß der Transistor (T5) leitend wird, oder von der Basis abgeleitet, so daß der Transistor (T5) gesperrt wird.
Die den Kollektor und die die Basis des ersten Transistors (T5) bildenden Halbleiterzonen stellen gleichzeitig die Kollektoren und Basen von zusätzlichen zweiten Transistoren (T2, T3, T4) dar, deren Emitter die Ausgänge der logischen Grundschaltung bilden. Die im Schaltzustand mit leitendem erstem Transistor (T5) ebenfalls leitenden zweiten Transistoren (T2, T3, T4) werden dabei in inverser Richtung betrieben.
Durch diese Anordnung wird in erster Linie gewährleistet, daß auch bei Auftreten von Kurzschlüssen oder Leckstromwegen durch die Basiszonen der Transistoren hindurch die Funktionstüchtigkeit der Schaltung in den meisten Fällen erhalten bleibt.

摘要翻译： 在集成晶体管逻辑的基本电路中，电流不断地供注射器附接至一第一正常工作晶体管（T5）的基极。 响应于附加地提供给输入信号电流的逻辑基站被注入或者在碱，从而使晶体管（T5）是导电的，或者从碱衍生，从而晶体管（T5）被禁止。 集电极和同时地形成半导体区域的第一晶体管（T5）的基极提供附加的集电极和第二晶体管（T2，T3，T4）构成的碱，形成它们的发射极，所述逻辑基本电路的输出。 在与导电性的第一晶体管（T5）的切换状态也被导通所述第二晶体管（T2，T3，T4）以相反方向被操作。 这种布置主要确保即使通过所述晶体管的基极区域的短路或泄漏电流路径的发生，电路的在大多数情况下的功能通过被保持。

公开(公告)号：EP0505755A3

公开(公告)日：1993-04-28

申请号：EP92103307.2

申请日：1992-02-27

申请人： MOTOROLA, INC.

发明人： Perkins, Geoffrey W. ,  Zobel, Don W. ,  Takeshian, Tony

IPC分类号： G05F1/46 ,  H03K19/091

CPC分类号： H03K19/091 ,  G05F1/462

摘要： A bias circuit (20) that is comprised of negative feedback loop (28-36) and including a two collector I²L gate (26) having one collector returned to the input of the gate to force a reference current into the other of the two collectors of the gates, such that the current at the collector of the injector of the gate is matched to the reference current. The feedback loop further includes a current source (30) for sourcing the reference current and a pair of cascoded emitter follower transistors (32, 36) coupled between the current source and the injector input of the gate such that the feedback loop will regulate the current through the injector to be equal to the reference current. The injector input of the gate of the feedback loop can be coupled to the injector inputs of similar I²L gates to be biased therefrom such that the injector currents are well controlled.

摘要翻译： 包括负反馈环路（28-36）并且包括具有一个集电极的两个集电极I 2 L门极（26）的偏置电路（20）返回到栅极的输入端，以迫使参考电流进入另一个 的栅极的两个集电极，使得栅极的注入器的集电极处的电流与参考电流匹配。 反馈环路还包括用于提供参考电流的电流源（30）和耦合在电流源和栅极的注入器输入端之间的一对级联发射极跟随器晶体管（32,36），使得反馈环路将调节电流 通过喷射器等于参考电流。 反馈回路的门的喷射器输入可以耦合到类似的I 2 L门的喷射器输入，从而被偏置，使得喷射器电流被良好地控制。

公开(公告)号：EP0056191B1

公开(公告)日：1986-03-05

申请号：EP81306108.2

申请日：1981-12-23

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Nakai, Masanori

IPC分类号： H01L27/08 ,  H01L27/02 ,  H03K19/091

CPC分类号： H01L27/0233 ,  H03K19/091 ,  Y10S257/914

公开(公告)号：EP0056191A3

公开(公告)日：1983-05-18

申请号：EP81306108

申请日：1981-12-23

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Nakai, Masanori

IPC分类号： H01L27/08 ,  H01L27/02 ,  H03K19/091

CPC分类号： H01L27/0233 ,  H03K19/091 ,  Y10S257/914

摘要： An integrated injection logic having a first semiconductor region (12) of first conductivity type, a second semiconductor region (14) of second conductivity type formed in the first semiconductor region, a plurality of third semiconductor regions (20a, 20b, 20c) of first conductivity type formed in the second semiconductor region, and a fourth semiconductor region (16) of second conductivity type formed in the first semiconductor region. A fifth semiconductor region (18) of second conductivity type is formed in the first semiconductor region and in the vicinity of the second semiconductor region and is connected to one (20c) of the plurality of third semiconductor regions in order to eliminate minority carriers stored in the first semiconductor region and the second semiconductor region.

公开(公告)号：EP0052465A2

公开(公告)日：1982-05-26

申请号：EP81305250.3

申请日：1981-11-04

申请人： KABUSHIKI KAISHA TOSHIBA

发明人： Ikeda, Masashi

IPC分类号： H01L27/02 ,  H03K19/091 ,  H01L21/82

CPC分类号： H01L27/0244 ,  H03K19/091

摘要： A semiconductor device includes a linear circuit section including a vertical npn transistor (TR4) and an I 2 L circuit section including a set of an injector pnp transistor (TR6) and an inverter npn transistor (TR5), these transistors being formed on the same wafer (30, 36) as for the vertical transistor (TR4). The inverter and injector transistors (TR5, TR6) are both lateral transistors.

摘要翻译： 半导体器件包括包括垂直npn晶体管（TR4）和包括一组注入器pnp晶体管（TR6）和反相器npn晶体管（TR5）的I 2 L电路部分的线性电路部分，这些晶体管形成在 与垂直晶体管（TR4）相同的晶片（30,36）。 反相器和注入器晶体管（TR5，TR6）都是横向晶体管。

公开(公告)号：EP0003559A1

公开(公告)日：1979-08-22

申请号：EP79100288.4

申请日：1979-01-31

申请人： Hitachi, Ltd.

发明人： Okada, Yutaka ,  Nakamura, Tohru ,  Okabe, Takahiro

IPC分类号： G05F3/14 ,  H03K19/08

CPC分类号： H03K19/091 ,  G05F3/265

摘要： A current mirror circuit (20) formed of a PNP (NPN) transistor (201) employs as its load an 1 2 L circuit (30), an injector (31) of the 1 2 L circuit (30) being common with those of another group of I 2 L circuits (40), and a predetermined current being derived from the PNP (NPN) transistor (201) of the current mirror circuit (20).

摘要翻译： 由PNP（NPN）晶体管（201）形成的电流镜电路（20）作为其负载使用I 2 L电路（30），I 2 L电路（30）的注入器（31）为 与另一组I <2> L电路（40）的那些共用，并且从电流镜电路（20）的PNP（NPN）晶体管（201）导出预定电流。