公开(公告)号：EP4443748A1

公开(公告)日：2024-10-09

申请号：EP22899733.4

申请日：2022-02-25

Applicant: SANECHIPS TECHNOLOGY CO., LTD.

Inventor： LIU, Haizhu ,  CAI, Renhuan

IPC: H03M1/12 ,  H03M1/06

CPC classification number: H03M1/06 ,  H03M1/12 ,  Y02B70/10

Abstract: The present application relates to the technical field of electronic circuits, and discloses an input buffer apparatus, an electronic device and a circuit board assembly. The input buffer apparatus includes two input buffer circuits and an amplifier; where the two input buffer circuits are a first input buffer circuit and a second input buffer circuit, respectively, which have the same structure type, and each buffer circuit has two differential inputs, two differential outputs and a common mode feedback input; the two differential inputs of the second input buffer circuit are short circuited at a position serving as the common mode feedback input, and the two differential outputs are short circuited at a position forming a common mode output; and the common mode output of the second input buffer circuit is connected to an inverting input of the amplifier, a non-inverting input of the amplifier is configured to receive a common mode reference voltage, and an output of the amplifier is connected to the common mode feedback input of the second input buffer circuit and connected to the common mode feedback input of the first input buffer circuit.

公开(公告)号：EP3264599A1

公开(公告)日：2018-01-03

申请号：EP17174855.1

申请日：2017-06-07

Applicant: Intel IP Corporation

Inventor： PALASKAS, Georgios Yorgos ,  MADOGLIO, Paolo ,  PREYLER, Peter ,  BANIN, Rotem

IPC: H03F3/195 ,  H03F3/24 ,  H03M1/82 ,  H03M1/68 ,  H03M5/02 ,  H03M7/42

CPC classification number: H03M1/06 ,  H03F3/195 ,  H03F3/24 ,  H03M1/466 ,  H03M1/68 ,  H03M1/82 ,  H03M5/02 ,  H03M7/42

Abstract: A digital to time converter (DTC). The DTC includes a lookup table, a divider, a thermometric array and a switched capacitor array. The lookup table is configured to generate one or more corrections based on thermometric bits of an input signal. The divider is configured to generate a plurality of divider signals from an oscillator signal based on the one or more corrections. The thermometric array is configured to generate a medium approximation signal from the plurality of divider signals based on the one or more corrections. The switched capacitor array is configured to generate a digital delay signal from the medium approximation signal based on the one or more corrections and switched capacitor bits of the input signal.

Abstract translation: 数字到时间转换器（DTC）。 DTC包括查找表，分频器，测温阵列和开关电容阵列。 查找表被配置为基于输入信号的温度计位生成一个或多个校正。 分频器被配置为基于一个或多个校正从振荡器信号生成多个分频器信号。 测温阵列被配置为基于一个或多个校正值从多个分频器信号中生成中等近似信号。 开关电容器阵列被配置为基于输入信号的一个或多个校正和开关电容器位，从介质近似信号生成数字延迟信号。

公开(公告)号：EP2629429B1

公开(公告)日：2016-10-19

申请号：EP13153377.0

申请日：2013-01-31

Applicant: IMEC ,  Renesas Electronics Corporation

Inventor： Verbruggen, Bob ,  Iriguchi, Masao ,  Craninckx, Jan

IPC: H03M1/10 ,  H03M1/14 ,  H03M1/46

CPC classification number: H03M1/06 ,  H03M1/1023 ,  H03M1/145 ,  H03M1/466

公开(公告)号：EP2645575A2

公开(公告)日：2013-10-02

申请号：EP13157738.9

申请日：2013-03-05

Applicant: Canon Kabushiki Kaisha

Inventor： Hashimoto, Seiji ,  Suzuki, Takeru ,  Matsuno, Yasushi ,  Muto, Takashi

IPC: H03M1/06 ,  H03M1/12 ,  H03M1/18 ,  H03M1/56

CPC classification number: H04N5/3355 ,  H03M1/06 ,  H03M1/123 ,  H03M1/186 ,  H03M1/56 ,  H04N5/225

Abstract: A photoelectric conversion apparatus (100) includes a plurality of pixels (10-1) provided in a plurality of columns, a plurality of analog-to-digital conversion units (30, 40, 30-1, 40-1) each provided for a corresponding one of the plurality of columns, and a correction unit (50, 40-1). Each of the plurality of analog-to-digital conversion units (30, 40, 30-1, 40-1) is configured to convert a signal of a corresponding one of the plurality of pixels (10-1) into a digital signal at a resolution corresponding to a magnitude of the signal. The correction unit (50, 40-1) is configured to correct a difference in the resolution.

Abstract translation: 本发明提供一种光电转换装置（100），包括：设置在多个列中的多个像素（10-1）;多个模数转换单元（30,40,30-1,40-1），每个模数转换单元 所述多个列中的相应列以及校正单元（50,40-1）。 多个模数转换单元（30,40,30-1,40-1）中的每一个被配置为将多个像素（10-1）中相应一个的信号转换为数字信号， 分辨率对应于信号的幅度。 校正单元（50,40-1）被配置为校正分辨率的差异。

公开(公告)号：EP2629429A1

公开(公告)日：2013-08-21

申请号：EP13153377.0

申请日：2013-01-31

Applicant: IMEC ,  Renesas Electronics Corporation

Inventor： Verbruggen, Bob ,  Iriguchi, Masao ,  Craninckx, Jan

IPC: H03M1/10

CPC classification number: H03M1/06 ,  H03M1/1023 ,  H03M1/145 ,  H03M1/466

Abstract: The present invention relates to an analogue-to-digital converter (1) for converting an input voltage signal into a digital output signal representing said input voltage signal. The analogue-to-digital converter comprises
sampling means (3) for sampling the input voltage signal (2),
one or more comparators (5) arranged for receiving the sampled input voltage signal,
a digital-to-analogue converter (7), DAC, comprising circuitry adapted for generating a search signal approximating said input voltage signal and a calibration signal, said search signal and said calibration signal to be applied to a comparator of said one or more comparators,
a search logic block (10) arranged for receiving a comparator output signal from the one or more comparators, for providing input to the DAC (7) for generating said search signal, and for producing a digital output signal,
calibration logic block (9) adapted for producing a control signal to control said circuitry of the DAC and comprising processing means for observing the digital output signal, for comparing the digital output signal with a desired output and for compensating analogue non-idealities
of the analogue-to-digital converter,
whereby the circuitry of the DAC is adapted for generating the calibration signal in accordance with the control signal and with the sampled input voltage signal.

Abstract translation: 本发明涉及一种用于将输入电压信号转换为表示所述输入电压信号的数字输出信号的模拟 - 数字转换器（1）。 模数转换器包括用于对输入电压信号（2）进行采样的采样装置（3），被布置用于接收采样的输入电压信号的一个或多个比较器（5），数模转换器（7）， DAC，包括适于产生近似所述输入电压信号的搜索信号和校准信号的电路，所述搜索信号和所述校准信号被施加到所述一个或多个比较器的比较器;搜索逻辑块（10），布置成用于接收 来自所述一个或多个比较器的比较器输出信号，用于向所述DAC（7）提供用于产生所述搜索信号的输入，以及用于产生数字输出信号，校准逻辑块（9）适于产生控制信号以控制所述电路 并且包括用于观察数字输出信号的处理装置，用于将数字输出信号与期望的输出进行比较，并用于补偿模数转换器的模数非理想 其中DAC的电路适于根据控制信号和采样的输入电压信号产生校准信号。

公开(公告)号：EP1770866B1

公开(公告)日：2008-04-02

申请号：EP05019801.9

申请日：2005-09-12

Applicant: Rohde & Schwarz GmbH & Co. KG

Inventor： Landolt, Oliver Dr.

IPC: H03M1/06

CPC classification number: H03M1/06

公开(公告)号：EP1863180A1

公开(公告)日：2007-12-05

申请号：EP07354012.2

申请日：2007-03-05

Applicant: SCHNEIDER ELECTRIC INDUSTRIES SAS

Inventor： Iurascu, Matei

IPC: H03M1/06 ,  H03M1/12

CPC classification number: H03M1/1285 ,  H03M1/06

Abstract: Un procédé d'échantillonnage des signaux électriques d'une installation électrique multiphasée permettant de corriger les échantillons sur une phase prédéterminée, à partir des échantillons sur les phases correctes, avec une période d'échantillonnage fixe (Te), comprenant :
(a) la fourniture d'échantillons (I K ) successivement sur chacune des phases,
(b) la superposition d'une partie des échantillons de chacune des phases correctes sur une même période fondamentale,
(c) la détermination d'une limite (Lj), pour chacune des phases correctes,
(d) la sélection d'une série d'échantillons consécutifs sur chacune des phases correctes, le premier échantillon de la série ayant un indice d'échantillonnage (K) égal à la limite (Lj), et
(e) la correction d'une série des premiers échantillons consécutifs de la phase prédéterminée partir des valeurs des échantillons des séries sélectionnées.
Un dispositif d'échantillonnage des signaux électriques comprenant des moyens de fourniture d'échantillons (201) et des moyens de traitement (202) permettant la mise en oeuvre du procédé décrit précédemment.

Abstract translation: 该方法包括由处理单元，其中，所述样本被关联到采样索引和分别采样时刻依次提供关于正确相位样本。 各相的样品重叠在基本周期。 甲限制确定性开采对于每个相，其中该限制等于该样品，其中相关联的样本的相对时刻和相关联的预设的相的样品的瞬间之间的空间被最小化的指数的值。 一系列预定相位的连续样本进行校正。 因此独立claimsoft包括用于电气多相装置的电气信号的采样的装置和用于允许以校正在预定的相位样本和包括处理单元从正确相位样本允许相的样品的校正，通过使用 用于多相电力装置的电气信号的采样的方法。

公开(公告)号：EP1508050A1

公开(公告)日：2005-02-23

申请号：EP03752694.4

申请日：2003-04-25

Applicant: ROBERT BOSCH GMBH

Inventor： WALTER, Klaus ,  RETTIG, Rasmus ,  ANDRIOT, Christelle ,  BLOCK, Ruediger

IPC: G01P13/04 ,  H03M1/30 ,  G01D5/244

CPC classification number: G01P13/045 ,  G01D5/24461 ,  H03M1/06 ,  H03M1/305

Abstract: The invention relates to a method for detecting the motion of an element relative to a sensor assembly during which the direction of motion is identified. To this end, a measurement signal is increased or decrease in predetermined measuring intervals according to the direction of motion, and a direction of motion signal is generated once a predetermined threshold value is exceeded. Preferably, a counting logic circuit (6) increases a counter by a binary quantity in one direction (2) and decreases the counter (6) by a binary quantity in the other direction (3). A detection of measurement signals, which do not lead to an exceeding of the predetermined magnitude of the threshold value due to an increase or decrease in a measuring interval, involves a detection of the element.

公开(公告)号：EP1345329A3

公开(公告)日：2004-01-28

申请号：EP03004529.8

申请日：2003-02-28

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： Bruckmann, Manfred ,  Köpken, Hans-Georg, Dr. ,  Wald, Alois ,  Weis, Benno

IPC: H03M1/06 ,  H03M3/04 ,  H01S5/0683 ,  H02M5/458 ,  H02M7/217

CPC classification number: H03M1/06 ,  H03M1/66 ,  H03M3/322 ,  H03M3/50

Abstract: Die Erfindung betrifft eine Geregelte Ansteuerschaltung für einen analog angesteuerten Leistungshalbleiter. Hierzu ist ein digital arbeitender Logikbaustein (2) vorgesehen, der mit einem Steuereingang (7) versehen ist, an den über einen A/D-Wandler (6) Steuersignale zuführbar sind, mit denen das digitale Ausgangssignal des Logikbausteins (2) beeinflussbar ist, das auf einen Baustein oder eine Baugruppe zur Wandlung dieses Ausgangssignals in eine analoge oder quasi-analoge Steuergröße für den Leistungshalbleiter (3) geschaltet ist.

公开(公告)号：EP0721269A2

公开(公告)日：1996-07-10

申请号：EP95119724.3

申请日：1995-12-14

Applicant: Alcatel SEL Aktiengesellschaft

Inventor： Banniza, Thomas ,  Preisach, Helmut

IPC: H04L25/02

CPC classification number: H04L25/0298 ,  H01L2924/0002 ,  H03H11/28 ,  H03M1/06 ,  H03M1/48 ,  H03M1/742 ,  H01L2924/00

Abstract: Bei der Übertragung hochfrequenter Signale über eine Leitung zu einer integrierten Schaltung ist die Leitung möglichst nahe an ihrem Ende angepaßt abzuschließen. Jedes Leitungsstück ohne angepaßten Abschlußwiderstand und jede Leitungsverzweigung erzeugt störende Reflexionen des Signals. Bei modernen Gehäusen hochintegrierter Schaltungen haben die Anschlüsse nur noch einen Abstand von 0,5 mm, und es wird zunehmend schwieriger, die Signalleitungen möglichst dicht am Anschluß der integrierten Schaltung mit einem Widerstand zu beschalten. Erfindungsgemäß wird ein als Abschlußwiderstand wirkender Feldeffekttransistor (T R ) innerhalb der integrierten Schaltung angeordnet. Der durch den Kanalwiderstand bestimmte Widerstandswert wird durch eine geregelte Steuerspannung so eingestellt, daß Einflüsse der Betriebstemperatur, Änderungen der Vorsorgungsspannung und herstellungsprozeßbedingte Abweichungen der integrierten Schaltung keine Auswirkungen auf den für die Leitungsanpassung erforderlichen Widerstandswert haben.

Abstract translation: 该集成电路（6）中的场效应晶体管（TR）与用于其栅极至源极电压（UGS）的控制电路（4）和电压比较器（5）组合地终止。 参考电阻（Ref）将源极电压与参考电压（Uref）进行比较时，将晶体管的源极连接到电源电压（VP）。 控制电路相应地调节对集成电路的所有其他晶体管施加的栅极电压（A），同样有助于终端阻抗。