利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.008 秒)

    Limited amplitude signal trigger circuit
    1.
    发明公开
    Limited amplitude signal trigger circuit 失效
    有限公司信号触发电路

    公开(公告)号：EP0497444A3

    公开(公告)日：1993-11-10

    申请号：EP92300036.8

    申请日：1992-01-03

    申请人： TEKTRONIX INC.

    发明人： Stuebing, Carlton ,  Bradford, Jeffrey O.

    IPC分类号： H03K17/30 ,  H03K3/295 ,  H03K3/297 ,  G01R13/32

    CPC分类号： G01R13/32 ,  G01R19/1659 ,  H03K5/08 ,  H03K5/153

    摘要： A trigger circuit (20, 50, 80, 90, 100) suitable for triggering an oscilloscope on the occurrence of a limited amplitude input signal includes a first comparator (38) for comparing an input signal to a first, low threshold voltage and for generating a first logic signal, and a second comparator (40) for comparing the input signal to a second, high threshold voltage and for generating a second logic signal. The first and second logic signals are combined in a flip-flop circuit (25) to provide an output logic signal such that the output signal changes logic state subsequent to the input signal crossing and recrossing the first, low threshold voltage without crossing the second, high threshold voltage.

    Dual port voltage controlled emitter coupled multivibrator
    3.
    发明公开
    Dual port voltage controlled emitter coupled multivibrator 失效
    Spannungskontrollierter emittergekoppelter Multivibrator mit zweiEingängen。

    公开(公告)号：EP0383194A1

    公开(公告)日：1990-08-22

    申请号：EP90102468.7

    申请日：1990-02-08

    申请人： NATIONAL SEMICONDUCTOR CORPORATION

    发明人： Menon, Suresh ,  Murthi, Enjeti

    IPC分类号： H03K3/281 ,  H03K3/297

    CPC分类号： H03K3/011 ,  H03K3/2821

    摘要： A voltage controlled oscillator includes an emitter coupled multivibrator in which a capacitor determines the frequency of oscillation along with a pair of load resistors (14, 15) and a pair of current sources (16, 17). A differential amplifier (20, 21) is coupled to operate in parallel with the multivibrator and its tail current is oper­ated differentially, with respect to the currents in the pair of sources (16, 17), in response to the input voltage at a first modulation input port. Thus, a constant current flows in the multivibrator loads even when the frequency is modulated. A second input port is coupled to vary the tail current in the differential amplifier to comprise a dual port control of the voltage controlled oscil­lator. The circuit can be operated at a relatively low supply voltage and can be temperature compensated. Furthermore, the input ports can include circuitry having a logarithimic response for digital signaling processing.

    摘要翻译： 压控振荡器包括发射极耦合多谐振荡器，其中电容器与一对负载电阻器（14,15）和一对电流源（16,17）一起确定振荡频率。 差分放大器（20,21）被耦合以与多谐振荡器并联操作，并且其尾电流相对于一对源（16,17）中的电流被差分地操作，响应于第一 调制输入端口。 因此，即使在频率被调制时，恒定电流也流入多谐振荡器负载。 耦合第二输入端口以改变差分放大器中的尾部电流，以包括压控振荡器的双端口控制。 该电路可以在相对较低的电源电压下工作，并可进行温度补偿。 此外，输入端口可以包括具有用于数字信号处理的对数响应的电路。

    Limited amplitude signal trigger circuit
    4.
    发明公开
    Limited amplitude signal trigger circuit 失效
    Triggerkreisfüramplitudenbegrenzte Signale。

    公开(公告)号：EP0497444A2

    公开(公告)日：1992-08-05

    申请号：EP92300036.8

    申请日：1992-01-03

    申请人： TEKTRONIX INC.

    发明人： Stuebing, Carlton ,  Bradford, Jeffrey O.

    IPC分类号： H03K17/30 ,  H03K3/295 ,  H03K3/297 ,  G01R13/32

    CPC分类号： G01R13/32 ,  G01R19/1659 ,  H03K5/08 ,  H03K5/153

    摘要： A trigger circuit (20, 50, 80, 90, 100) suitable for triggering an oscilloscope on the occurrence of a limited amplitude input signal includes a first comparator (38) for comparing an input signal to a first, low threshold voltage and for generating a first logic signal, and a second comparator (40) for comparing the input signal to a second, high threshold voltage and for generating a second logic signal. The first and second logic signals are combined in a flip-flop circuit (25) to provide an output logic signal such that the output signal changes logic state subsequent to the input signal crossing and recrossing the first, low threshold voltage without crossing the second, high threshold voltage.

    摘要翻译： 适用于在发生有限幅度输入信号时触发示波器的触发电路（20,50,80,90,100）包括第一比较器（38），用于将输入信号与第一低阈值电压进行比较，并产生 第一逻辑信号和用于将输入信号与第二高阈值电压进行比较并用于产生第二逻辑信号的第二比较器（40）。 第一和第二逻辑信号在触发器电路（25）中组合以提供输出逻辑信号，使得输出信号在输入信号交叉之后改变逻辑状态，并且跨越第一低阈值电压，而不跨越第二， 高阈值电压。

    Kippschaltung mit Schalthysterese
    5.
    发明公开
    Kippschaltung mit Schalthysterese 失效
    Kippschaltung mit Schalthysterese。

    公开(公告)号：EP0417334A1

    公开(公告)日：1991-03-20

    申请号：EP89116799.1

    申请日：1989-09-11

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Barré, Claude, Dipl.-Ing.

    IPC分类号： H03K3/297

    CPC分类号： H03K3/2897

    摘要： Kippschaltung mit einem emittergekoppelten und aus einer ersten Stromquelle (S1) gespeisten ersten Transistor­paar (TP1), in desen Lastkreise jeweils Lastwiderstände (R1, R2) geschaltet sind, dessen einer Eingangskreis mit einem Referenzpotential (VR) und dessen anderer Eingangskreis mit einem Eingangssignal (E) beauf­schlagt ist, mit einem emittergekoppelten und aus einer zweiten Stromquelle (S2) gespeisten zweiten Transistorpaar (TP2), dessen Lastkreise direkt und dessen Eingangskreise über Kreuz mit den entsprechen­den Lastkreisen des ersten Transistorpaares (TP1) gekoppelt ist und mit einem emittergekoppelten und aus einer dritten Stromquelle (S3) gespeisten dritten Transistorpaar (TP3), in dessen Lastkreise jeweils weitere Lastwiderstände (R3, R4) geschaltet sind und dessen Eingangskrei­se mit den entsprechenden Lastkreisen des ersten Transistorpaa­res gekoppelt sind.

    摘要翻译： 具有从第一电流源（S1）馈送的发射极耦合第一晶体管对（TP1）的锁存电路和负载电路中负载电阻（R1，R2）的负载电路连接到一个输入电路 其中施加了参考电位（VR）和施加了输入信号（E）的另一个输入电路，其中发射极耦合的第二晶体管对（TP2）从第二电流源（S2）馈送，并且 其负载电路直接耦合，并且其输入电路交叉耦合到第一晶体管对（TP1）的相应负载电路，以及发射极耦合的第三晶体管对（TP3），其从第三电流 源极（S3），并且其负载电路在每种情况下都连接有进一步的负载电阻（R3，R4），并且其输入电路耦合到第一晶体管对的对应负载电路。

    EP0537304A4 -
    6.
    发明公开
    EP0537304A4 - 失效
    EP0537304A4 - Google专利

    公开(公告)号：EP0537304A4

    公开(公告)日：1995-01-18

    申请号：EP92902533

    申请日：1991-07-02

    申请人： SARNOFF DAVID RES CENTER

    发明人： SAUER DONALD JON

    IPC分类号： H03K5/08 ,  H03K5/24 ,  H03M1/08 ,  H03M1/10 ,  H03M1/12 ,  H03M1/38 ,  H03M1/46 ,  H03M1/68 ,  H03K3/297

    CPC分类号： H03M1/1023 ,  H03K5/2481 ,  H03K5/249 ,  H03M1/1033 ,  H03M1/1215 ,  H03M1/46 ,  H03M1/68

    摘要： There is disclosed an ADC (18) including a comparator (40) which sets, bit-by-bit, a successive approximation binary register (42). Feedback means (42, 44, 48) for auto-biasing, auto calibration, and offset compensation within the ADC (18) are provided. The ADC (18) sets itself to a high degree of accuracy automatically by reference to a master voltage reference. A number of identical ADCs (18) are connected in parallel to provide an increased sampling rate. The ADC (18) architecture compensates for component tolerance differences, for common mode noise, and for secondary parasitic effects. The ADC (18) operates with high resolution at high speed (e.g., 10 bits at 50 MHz), and can be implemented in MOS technology with good integrated circuit chip yield and is compatible with new ASICs.

    摘要翻译： 公开了一种包括比较器（40）的ADC（18），该比较器逐比特地设置逐次逼近二进制寄存器（42）。 提供了用于ADC（18）内的自动偏置，自动校准和偏移补偿的反馈装置（42,44,48）。 ADC（18）通过参考主电压基准自动将其自身设置为高精度。 许多相同的ADC（18）并联连接以提供更高的采样速率。 ADC（18）架构可补偿元件容差差异，共模噪声和次级寄生效应。 ADC（18）在高速下以高分辨率工作（例如，50MHz下的10位），并且可以用具有良好的集成电路芯片良率的MOS技术来实现，并且与新的ASIC兼容。