公开(公告)号：EP3476032B1

公开(公告)日：2021-08-04

申请号：EP17821022.5

申请日：2017-06-26

发明人： RAYMOND, Luke, C. ,  LIANG, Wei ,  SURAKITBOVORN, Kawin ,  RIVAS DAVILA, Juan, M.

IPC分类号： H02M1/08 ,  H02M1/00 ,  H02M3/00 ,  H02M7/49 ,  H03K17/60 ,  H03K17/66

公开(公告)号：EP3522374B1

公开(公告)日：2020-07-15

申请号：EP19153365.2

申请日：2019-01-23

申请人： STMicroelectronics S.r.l.

发明人： BOTTI, Edoardo ,  GONANO, Giovanni

IPC分类号： H03F3/217 ,  H03K17/66 ,  H03K17/687 ,  H03K17/10

公开(公告)号：EP2093868B1

公开(公告)日：2017-04-12

申请号：EP09153034.5

申请日：2009-02-17

申请人： ALSTOM Transport Technologies

发明人： Lepage, Jean-Pierre

IPC分类号： H02M1/08 ,  H03K17/567 ,  H03K17/16 ,  H03K17/66 ,  H03K17/12

CPC分类号： H02M1/08 ,  H03K17/127 ,  H03K17/168 ,  H03K2017/066 ,  H03K2217/0045

公开(公告)号：EP2093868A3

公开(公告)日：2013-12-04

申请号：EP09153034.5

申请日：2009-02-17

申请人： ALSTOM Transport SA

发明人： Lepage, Jean-Pierre

IPC分类号： H02M1/08 ,  H03K17/567 ,  H03K17/16 ,  H03K17/66

CPC分类号： H02M1/08 ,  H03K17/127 ,  H03K17/168 ,  H03K2017/066 ,  H03K2217/0045

摘要： L'invention concerne circuit de commande (26) de l'ouverture et de la fermeture d'un composant électronique de puissance (12). Le circuit comprend un pont en H comprenant :
- une première branche verticale (33A) comprenant un premier générateur de courant (40) contrôlé numériquement et un premier interrupteur (34), le premier générateur (40) étant propre à délivrer un courant d'alimentation dirigé selon une direction ; et
- une seconde branche verticale (33B) comprenant un deuxième générateur de courant (44) contrôlé numériquement et un deuxième interrupteur (36) connecté en série au deuxième générateur de courant (44), le deuxième générateur (44) étant propre à délivrer un courant d'alimentation dirigé selon une direction inverse.
L'invention concerne également un dispositif de commande, un procédé de pilotage et un allumeur.

公开(公告)号：EP2515428A3

公开(公告)日：2013-10-23

申请号：EP12164999.0

申请日：2012-04-20

申请人： Taneja, Sandeep

发明人： Taneja, Sandeep

IPC分类号： H02M3/337 ,  H03K17/66

CPC分类号： H02M3/337 ,  H02M3/33569 ,  H03K17/64

摘要： The invention primarily discloses a switching apparatus, which allows two or more coupled coils to be dynamically switched in or out of a circuit using small control currents. The apparatus includes at least one latching circuit, one or more control circuits and a plurality of diodes. The latching circuit may have two bipolar transistors connected in a transistor latch configuration along with at least two diodes, such that at least one diode may be connected in series with a base of the each bipolar transistor. The control circuits may be connected to the latch circuit for operating the bipolar transistors. The plurality of diodes may be connected in the circuit for protecting the latching circuit and the control circuits from being exposed to high voltages and currents during the turn-off or turn-on of the inductor coils. This allows overall efficiency levels to be maintained while changing the inductance of the circuit as per requirements. The primary use of the disclosed circuit is in switch mode power supplies (SMPS).

公开(公告)号：EP1956709A2

公开(公告)日：2008-08-13

申请号：EP08000991.3

申请日：2008-01-19

申请人： SEMIKRON Elektronik GmbH & Co. KG

发明人： Herzer, Reinhard, Dr. ,  Roßberg, Matthias ,  Vogler, Bastian

IPC分类号： H03K17/0812 ,  H03K17/66

CPC分类号： H03K17/08122 ,  H03K17/666 ,  H03K19/018521

摘要： Die Erfindung beschreibt eine Ansteuerschaltung in leistungselektronischen Systemen mit einer Halbbrückenschaltung von zwei Leistungsschaltern, einem ersten sog. TOP-Schalter und einem zweiten sog. BOT- Schalter, die in einer Reihenschaltung angeordnet sind. Die Ansteuerschaltung weist einen TOP- Levelshifter zur Übertragung eines Eingangssignals von einer Ansteuerlogik zu einem TOP- Treiber auf. Hierbei ist der TOP- Levelshifter ausgebildet ist als eine Anordnung eines UP- und eines DOWN-Levelshifterzweiges sowie einer nachgeschalteten Signalauswerteschaltung. In dem zugeordneten Verfahren zur Übertragung dieses Eingangssignals übergibt die Signalauswerteschaltung ein Ausgangssignal an den TOP- Treiber, wenn entweder der UP- oder der DOWN-oder beide Levelshifterzweige ein Signal an den jeweils zugeordneten Eingang der Signalauswerteschaltung abgeben.

摘要翻译： 触发电路（10）具有用于从触发器逻辑（20）到顶部驱动器单元（40）的输入信号的发送的顶部电平移位器（80）。 顶部电平移位器被形成为以一个脉冲产生电路（82）的排列，上电平移位器分支（84），下电平转换器分支（86）和下游信号分析电路（88）。 向上电平移位器分支被形成为顶部电平移位器内的向下电平移位器分支互补。 向上电平移位器分支和下电平转换器支路的输出与评估电路的信号输入端相连。 因此独立claimsoft包括一种用于从触发逻辑的输入信号的传输到顶部驱动器单元的触发电路中的一个方法。

公开(公告)号：EP1376542A3

公开(公告)日：2005-03-09

申请号：EP03101857.5

申请日：2003-06-24

申请人： Texas Instruments Incorporated

发明人： Ngo, Tuan Van

IPC分类号： G11B5/02 ,  G11B5/012 ,  H03K17/66

CPC分类号： G11B5/022 ,  G11B5/012 ,  G11B5/02 ,  G11B2005/001 ,  G11B2005/0013 ,  H03K17/663

摘要： A write driver 100, 200, 300 is implemented to provide near-ground common mode output voltages to produce a more symmetrical head voltage swing (i.e. ±0.4 V from ground to ±5 V supply voltages). These features help to reduce the effects of common mode impedance associated with the interconnection to the disk drive head to improve overall performance. Lower jitter at high data rates can be achieved when compared to prior art techniques for implementing current mode write drivers. Further, the matched impedance between the write driver 100 and the interconnection 106 eliminates unwanted reflections. ECL level voltage swings (200-500mV) have replaced more conventional CMOS level voltage swings (5V) to further reduce overall power dissipation associated with the write driver. The small ECL level switching further maintains constant power dissipation with changes in operating frequency and results in less NTLS effects due to quieter supplies.

公开(公告)号：EP1147558A1

公开(公告)日：2001-10-24

申请号：EP99973353.8

申请日：1999-11-29

申请人： Telefonaktiebolaget L M Ericsson (Publ)

发明人： GOLDMAN, Richard ,  MILES, David

IPC分类号： H01L27/082 ,  H03K17/66

CPC分类号： H01L27/0826 ,  H01L29/7317

摘要： The present invention relates to an integrated circuit bidirectional switch formed from bipolar transistor devices, in which the saturation voltage is sought to be reduced. More specifically, an integrated NPN bipolar transistor is formed with oxide insulation, and the normal direction of current flow is from the emitter to collector, and an integrated PNP bipolar transistor is formed with oxide insulation, and the normal direction of current flow is from the collector to emitter.

公开(公告)号：EP1069557A2

公开(公告)日：2001-01-17

申请号：EP00304204.1

申请日：2000-05-18

申请人： FUJITSU LIMITED

发明人： Matsuura, Michio, c/o FUJITSU LIMITED

IPC分类号： G11B11/105 ,  H03K17/66

CPC分类号： H03K17/663 ,  G11B5/09 ,  G11B11/10508 ,  G11B11/10534 ,  G11B11/10595

摘要： A drive circuit is provided for a magnetic head that has a bifilar winding with a center tap and is used for a magneto-optical disk drive. A magnetizing control signal MAGCH becomes the high level if there is no magnetic reversal during a period of a predetermined number of clocks and becomes the low level if there is a magnetic reversal. If the magnetizing control signal MAGCH is the low level, a high voltage VH is applied to the center tap of the bifilar winding 31 of the magnetic head via the transistor 39. The transistors 40, 41 or the transistors 42, 43 are turned on in accordance with write data signal DATA, *DATA. Therefore, the magnetizing current flows through one of the winding elements 31a and 31b. If the magnetizing control signal MAGCH is the high level, the transistors 46, 41 or the transistors 48, 43 are turned on in accordance with the write data signal DATA, *DATA. Therefore, the magnetizing current flows from the low voltage VL to both the winding elements 31a and 31b.

摘要翻译： 为具有中心抽头的双线绕组并用于磁 - 光盘驱动器的磁头提供驱动电路。 如果在预定数量的时钟周期内没有磁反转，则磁化控制信号MAGCH变为高电平，并且如果存在磁反转则变为低电平。 如果磁化控制信号MAGCH为低电平，则通过晶体管39将高电压VH施加到磁头的双绞线31的中心抽头。晶体管40,41或晶体管42,43被导通 根据写数据信号DATA，* DATA。 因此，磁化电流流过绕组元件31a，31b之一。 如果磁化控制信号MAGCH为高电平，则晶体管46,41或晶体管48,43根据写数据信号DATA，* DATA导通。 因此，磁化电流从低电压VL流向绕组元件31a和31b。

公开(公告)号：EP0909032A2

公开(公告)日：1999-04-14

申请号：EP98119126.5

申请日：1998-10-09

申请人： SEIKO EPSON CORPORATION

发明人： Tamura, Noboru, c/o Seiko Epson Corporation

IPC分类号： H03K17/66

CPC分类号： H03K17/667 ,  H01L41/042

摘要： An electric charge is supplied to or received from capacitors (C1, C2) when a piezoelectric element (C3) is charged or discharged by controlling transistors (Q17, Q18, Q15, Q10) which are in a first charging path (CL1) for charging from a power supply to the piezoelectric element (C3), a second charging path (CL2) for charging from the capacitors (C1, C2) to the piezoelectric element (C3), a first discharging path (DL1) for discharging from the piezoelectric element (C3) to ground (G) and a second discharging path (DL2) for discharging from the piezoelectric element (C3) to the capacitors (C1, C2), respectively.

摘要翻译： 当通过控制用于充电的第一充电路径（CL1）的晶体管（Q17，Q18，Q15，Q10）对压电元件（C3）进行充电或放电时，向电容器（C1，C2）供电或接收电荷 从电源向压电元件（C3）供给从电容器（C1，C2）向压电元件（C3）充电的第二充电路径（CL2），从压电元件（C3）排出的第一放电路径（DL1） （C3）到地（G）的第二放电路径（DL2）和用于从压电元件（C3）向电容器（C1，C2）放电的第二放电路径（DL2）。