-
1.发明公开Nonvolatile latch circuit and logic circuit, and semiconductor device using the same 审中-公开NichtflüchtigeSperrschaltung und Logikschaltung sowie Halbleiterbauelement damit
公开(公告)号：EP2887395A1
公开(公告)日：2015-06-24
申请号：EP15154322.0
申请日：2010-10-29
发明人： Kato, Kiyoshi , Koyama, Jun
IPC分类号： H01L27/105 , H01L21/8234 , H01L21/8242 , H01L27/00 , H01L27/088 , H01L27/10 , H01L27/108 , H01L29/786 , H03K3/037 , H03K3/356 , H03K19/00 , H03K19/0948 , H03K19/096 , G11C14/00 , G11C7/04 , G11C16/04 , H01L21/02 , H01L21/28 , H01L29/66 , H01L27/12 , H03K3/286
CPC分类号： H03K3/356104 , G11C7/04 , G11C14/0063 , G11C16/045 , G11C2211/4016 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L21/28202 , H01L21/28211 , H01L27/105 , H01L27/1203 , H01L27/1225 , H01L29/6659 , H03K3/0375 , H03K3/286 , H03K3/356 , H03K3/356121 , H03K3/356173
摘要： The invention provides a circuit comprising a first element; a second element; a first transistor; a second transistor; and a capacitor, wherein an output of the first element is electrically connected to an input of the second element, and an output of the second element is electrically connected to an input of the first element, wherein the input of the first element is electrically connected to a first wiring configured to be supplied with an input signal and the output of the first element is electrically connected to a second wiring configured to be supplied with an output signal, wherein a channel formation region of the first transistor includes an oxide semiconductor, wherein one of a source and a drain of the first transistor is electrically connected to the second wiring, wherein the other of the source and the drain of the first transistor is electrically connected to one of electrodes of the capacitor and a gate of the second transistor, and wherein one of a source and a drain of the second transistor is electrically connected to the first wiring.
摘要翻译： 本发明提供一种包括第一元件的电路; 第二个元素; 第一晶体管; 第二晶体管; 以及电容器，其中所述第一元件的输出电连接到所述第二元件的输入，并且所述第二元件的输出电连接到所述第一元件的输入，其中所述第一元件的输入电连接 涉及配置为被提供有输入信号的第一布线，并且所述第一元件的输出电连接到被配置为被提供有输出信号的第二布线，其中所述第一晶体管的沟道形成区域包括氧化物半导体，其中 第一晶体管的源极和漏极之一电连接到第二布线，其中第一晶体管的源极和漏极中的另一个电连接到电容器的电极和第二晶体管的栅极之一， 并且其中所述第二晶体管的源极和漏极之一电连接到所述第一布线。
-
公开(公告)号：EP1299949B1
公开(公告)日：2008-08-27
申请号：EP01928381.1
申请日：2001-04-09
发明人： PLAGENS, Mark, R.
CPC分类号： H03K3/2865 , H03K17/24 , H03K17/94 , H03K17/9517
摘要： A sensor (12) with a dynamic latch comprising having a sensor coupled to a gain amplifier (14) , a delay circuit connected to the gain amplifier and a summing circuit coupled through first and second nodes to the gain amplifier. The sensor with a dynamic latch further comprises an output stage coupled to a comparator circuit and the summing circuit and to third and fourth nodes and first and second energy storing devices coupled to the comparator circuit.
-
公开(公告)号：EP1195900A2
公开(公告)日：2002-04-10
申请号：EP01119856.1
申请日：2001-08-16
IPC分类号： H03K3/286
摘要： Die vorliegende Erfindung betrifft eine selbstverriegelnde Schaltungsanordnung mit einem Eingangsspannungsanschluß zum Anlegen einer Eingangsspannung (UE), einem Ausgangsspannungsanschluß zum Bereitstellen einer Ausgangsspannung (UA), einem Versorgungsspannungsanschluß zum Anschluß einer Versorgungsspannung (UV), einem ersten Schaltelement (T1) mit einem ersten und einem zweiten Ausgangsanschluß und einem Steueranschluß, einem zweiten Schaltelement (T2) mit einem ersten und einem zweiten Ausgangsanschluß und einem Steueranschluß, wobei der erste Ausgangsanschluß des ersten Schaltelements (T1) mit dem Ausgangsspannungsanschluß, der zweite Ausgangsanschluß des ersten Schaltelements (T1) mit einem Bezugspotential verbunden ist, der erste Ausgangsanschluß des zweiten Schaltelements (T2) sowie der Steueranschluß des ersten Schaltelements (T1) mit dem Eingangsspannungsanschluß, der zweite Ausgangsanschluß des zweiten Schaltelements (T2) mit dem Bezugspotential verbunden ist, und der Steueranschluß des zweiten Schaltelements (T2) mit dem Ausgangsspannungsanschluß verbunden ist.
摘要翻译： 本发明涉及一种自锁电路的输入电压端子施加输入电压（UE），用于提供输出电压（UA），用于连接到具有第一和第二电源电压（UV），一个第一开关元件（T1）的电源电压端子的输出电压端子 输出端和一个控制端，具有第一和第二输出端子和控制端子的第二开关元件（T2），所述第一开关元件（T1）的输出电压端子的第一输出端子，连接到参考电位的第一开关元件（T1）的第二输出端 时，第二开关元件（T2）和所述第一开关元件（T1）的输入电压端的控制端的第一输出端，第二开关元件（T2）的所述第二输出端子连接到参考电位，U ND第二开关元件（T2）的控制端子连接到所述输出电压端子。
-
4.发明授权VLSI circuit with latches controlled by a neighbouring matched clock generator 失效VLSI电路与来自相邻的匹配时钟发生器锁存电路控制
-
公开(公告)号：EP0401865A3
公开(公告)日：1993-07-07
申请号：EP90111017.1
申请日：1990-06-11
CPC分类号： H03K3/037
摘要： A VSLI circuit includes a plurality of state device circuits on a VLSI chip. Each of the state device circuits includes a latch and is clocked by a pulse generator circuit which produces narrow pulses that are coupled to the clock input of the latch. The narrow pulses have a pulse width substantially equivalent to the propagation delay through the latch of the state device circuits. By taking advantage of the high correlative percentages of devices on portions of the chip, master-slave flip flops can be implemented using only a single latch with a pulse generator.
-
6.发明公开Commutateur à commande par impulsions en ouverture et en fermeture, et son intégration 失效开关与打开时，冲动控制和锁定和一体化。
公开(公告)号：EP0053526A1
公开(公告)日：1982-06-09
申请号：EP81401634.1
申请日：1981-10-16
申请人： THOMSON-CSF
发明人： Rischmuller, Klaus
CPC分类号： H03K17/602
摘要： La présente invention concerne un nouveau type de commutateur pouvant être commandé par impulsions en ouverture et en fermeture.
Ce commutateur comprend deux transistors (T1 et T2) montés en Darlington mixte. La base du second transistor (T2) est connectée au collecteur d'un troisième transistor (T3). Les émetteurs des premier et troisième transistors sont connectés et la base du troisième transistor est connectée à la base du premier elle-mème reliée au collecteur du second et à la masse par l'intermédiaire d'une résistance de polarisation (R1 ). Ce circuit peut être réalisé sous forme intégrée.
Application au domaine de la commutation de puissance.-
公开(公告)号：EP0012653B1
公开(公告)日：1981-10-28
申请号：EP79400924.1
申请日：1979-11-27
申请人： THOMSON-CSF
发明人： Pham, Ngu Tung
-
8.发明公开NONVOLATILE LATCH CIRCUIT AND LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME 有权不挥发锁定电路和逻辑电路半导体器件
公开(公告)号：EP2502272A4
公开(公告)日：2014-03-19
申请号：EP10831470
申请日：2010-10-29
发明人： KATO KIYOSHI , KOYOMA JUN
IPC分类号： H01L27/105 , G11C7/04 , G11C14/00 , G11C16/04 , H01L21/02 , H01L21/28 , H01L21/8234 , H01L21/8242 , H01L27/00 , H01L27/088 , H01L27/10 , H01L27/108 , H01L27/12 , H01L29/66 , H01L29/786 , H03K3/037 , H03K3/286 , H03K3/356 , H03K19/00 , H03K19/0948 , H03K19/096
CPC分类号： H03K3/356104 , G11C7/04 , G11C14/0063 , G11C16/045 , G11C2211/4016 , H01L21/02554 , H01L21/02565 , H01L21/02631 , H01L21/28202 , H01L21/28211 , H01L27/105 , H01L27/1203 , H01L27/1225 , H01L29/6659 , H03K3/0375 , H03K3/286 , H03K3/356 , H03K3/356121 , H03K3/356173
-
公开(公告)号：EP1195900A3
公开(公告)日：2006-07-19
申请号：EP01119856.1
申请日：2001-08-16
IPC分类号： H03K3/286
摘要： Die vorliegende Erfindung betrifft eine selbstverriegelnde Schaltungsanordnung mit einem Eingangsspannungsanschluß zum Anlegen einer Eingangsspannung (UE), einem Ausgangsspannungsanschluß zum Bereitstellen einer Ausgangsspannung (UA), einem Versorgungsspannungsanschluß zum Anschluß einer Versorgungsspannung (UV), einem ersten Schaltelement (T1) mit einem ersten und einem zweiten Ausgangsanschluß und einem Steueranschluß, einem zweiten Schaltelement (T2) mit einem ersten und einem zweiten Ausgangsanschluß und einem Steueranschluß, wobei der erste Ausgangsanschluß des ersten Schaltelements (T1) mit dem Ausgangsspannungsanschluß, der zweite Ausgangsanschluß des ersten Schaltelements (T1) mit einem Bezugspotential verbunden ist, der erste Ausgangsanschluß des zweiten Schaltelements (T2) sowie der Steueranschluß des ersten Schaltelements (T1) mit dem Eingangsspannungsanschluß, der zweite Ausgangsanschluß des zweiten Schaltelements (T2) mit dem Bezugspotential verbunden ist, und der Steueranschluß des zweiten Schaltelements (T2) mit dem Ausgangsspannungsanschluß verbunden ist.
-
公开(公告)号：EP0382292B1
公开(公告)日：1994-09-21
申请号：EP90200230.2
申请日：1990-02-01
发明人： Dike, Charles Edgar
CPC分类号： H03K3/286 , H03K3/0375 , H03K3/288
-
-
-
-
-
-
-
-
-
搜索结果
49 条记录 (耗时 0.016 秒)
