計算機システム、及び、データ制御方法

    公开(公告)号:JPWO2017203645A1

    公开(公告)日:2018-11-22

    申请号:JP2016065532

    申请日:2016-05-26

    Inventor: 岡田 崇志

    CPC classification number: G06F3/06 G06F13/28 G06F13/36 G06F13/38

    Abstract: サーバのドライバは、当該サーバの有するメモリのアドレスを、当該サーバに対応するオフセット値に基づいて、オフセットアドレスに変換し、そのオフセットアドレスを含むコマンドをキューに格納する。記憶装置は、サーバのキューからコマンドを取得し、その取得したコマンドに含まれるオフセットアドレスに対してアクセス要求を発行する。中間装置は、記憶装置から発行されたアクセス要求をトラップし、そのトラップしたアクセス要求に含まれるオフセットアドレスに基づいてサーバを特定し、その特定したサーバに対応するオフセット値に基づいて、そのオフセットアドレスを元のアドレスに戻し、その元に戻したアドレスを含むアクセス要求を、その特定したサーバへ転送する。

    転送制御装置
    5.
    发明专利
    転送制御装置 审中-公开

    公开(公告)号:JP2018116550A

    公开(公告)日:2018-07-26

    申请号:JP2017007613

    申请日:2017-01-19

    Inventor: 山本 孝人

    CPC classification number: G06F13/28

    Abstract: 【課題】記録部間で行われる情報転送の際に管理装置が行う送受信処理の発生回数を抑え得る転送制御装置等の提供。 【解決手段】転送制御装置は、複数の管理情報の各々により、第一の記録部から第二の記録部への情報転送を行う転送処理部と、前記複数の前記管理情報の各々に対応付けられた前記情報転送である部分転送の終了状況を表す縮約情報について、前記部分転送の各々の終了の判定が行われることにより、更新を行うかについての判定を行う判定部と、前記判定部が前記更新を行うことを判定した場合に、前記更新を行う更新部と、前記縮約情報を保持し管理装置に対し前記縮約情報の提供を行い得る保持部とを備える。 【選択図】 図6

    制御装置
    6.
    发明专利
    制御装置 审中-公开

    公开(公告)号:JP2018067047A

    公开(公告)日:2018-04-26

    申请号:JP2016203657

    申请日:2016-10-17

    Inventor: 惠木 快昌

    Abstract: 【課題】メモリ保護のためのハードウェアを有しないCPUを使用した制御装置において、RAMの安全関連部データエリアや外部集積回路の安全関連部レジスタエリア、CPUの内蔵周辺I/Oレジスタ等に対して、ビット単位で、非安全関連部プログラムからの不正な書込みを検知する機能を実現する。 【解決手段】安全関連部領域へのアクセスが許可された安全関連部プログラムに対するライトアクセスに対して、メモリアクセス監視部による割込処理にて、スタックエリアに退避されたライトアクセス元のプログラムカウンタを用いて、ライトアクセス元が、安全関連部プログラムエリアか、非安全関連部プログラムエリアかを判定し、さらに、メモリやレジスタのビット単位で安全関連部が使用する領域に対する変更の有無を判定して非安全関連部プログラムエリアからのライトアクセス検知機能を実現する。 【選択図】 図1

    ソフトウェア定義TDD通信における動的RAM共有

    公开(公告)号:JP2018504002A

    公开(公告)日:2018-02-08

    申请号:JP2017527353

    申请日:2015-11-19

    CPC classification number: G06F13/28 G06F9/50 G06F13/102

    Abstract: 説明される例では、ソフトウェア定義通信システムにおけるRAM(75)の動的な共有が、フラッシュメモリ(71)にプログラムコードを記憶すること、及びコードの一部がいつRAMのセクションにコピーされ、その後TX状態機械の第1の状態の間実行される必要があるかに従って、及びコードの別の部分がどのように同じセクションに後に適合され、その後第2の状態の間実行され得るかに従って、コードを送信カテゴリのグループにカテゴリ化することを含む。同様に、コードの一部が、いつRAMのセクションにコピーされ、その後RX状態機械の第1の状態の間実行される必要があるかに従って、及びコードの別の部分がどのようにこのセクションに後に適合され、その後RX状態機械の第2の状態の間に実行され得るかに従って、コードの部分が受信カテゴリのグループにカテゴリ化されて、速度性能を犠牲にすることなくRAMの量が低減される。

    情報処理システム、情報処理システムにおける方法、及びプログラム

    公开(公告)号:JP2018022283A

    公开(公告)日:2018-02-08

    申请号:JP2016152132

    申请日:2016-08-02

    Inventor: 横田 和幸

    Abstract: 【課題】SATA規格に基づく通信制御において、デバイス側がアップデート用の専用ピンを有していないようなケースでも、後にベンダーユニークコマンドの追加が必要になった際に、ベンダーユニークコマンドを追加できる様にすることを目的とする。 【解決手段】SATA規格に準拠してホストとデバイスとの間でデータ通信を行う情報処理システムであって、前記ホストは、未定義のコマンドの情報を書き込んだセットアップコマンドを、前記デバイスに送信し、前記デバイスは、前記SATA規格で用いるコマンドに関し、各コマンドを識別するコマンドコードと各コマンドの転送プロトコルの情報を記述したコマンドテーブルを有し、受け取った前記セットアップコマンドに従って、前記未定義のコマンドの情報を前記コマンドテーブルに書き込む、ことによって、前記未定義のコマンドを、前記ホスト及び前記デバイスとの間で使用可能にする、ことを特徴とする。 【選択図】図7

Patent Agency Ranking