公开(公告)号：JP6604597B2

公开(公告)日：2019-11-13

申请号：JP2017514622

申请日：2014-10-30

Applicant: インテル・コーポレーション

Inventor： テン、ハン ウイ ,  ダスグプタ、サンサプタク ,  ラドサブリェビッチ、マルコー ,  スン、セゥン フーン ,  ガードナー、サナズ ケー. ,  チャウ、ロバート エス.

IPC: H01L29/778 ,  H01L29/812 ,  H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/49 ,  H01L21/338

公开(公告)号：JP6376575B2

公开(公告)日：2018-08-22

申请号：JP2017510500

申请日：2014-09-25

Applicant: インテル・コーポレーション

Inventor： ダスグプタ、サンサプタク ,  テン、ハン ウイ ,  ガードナー、サナズ ケイ. ,  ラドサブリェビッチ、マルコー ,  スン、セゥン フーン ,  チュ−クング、ベンジャミン ,  チャウ、ロバート エス.

IPC: H01L29/812 ,  H01L29/778 ,  H01L21/8232 ,  H01L27/06 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/20 ,  H01L21/205 ,  H01L21/338

CPC classification number: H01L29/7786 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/0265 ,  H01L29/0657 ,  H01L29/41725 ,  H01L29/66462

公开(公告)号：JP2017509150A

公开(公告)日：2017-03-30

申请号：JP2016550863

申请日：2014-03-25

Applicant: インテル・コーポレーション

Inventor： ウィ テン、ハン ,  ウィ テン、ハン ,  ダスグプタ、サンサプタク ,  ラドスラフリェヴィッチ、マルコ ,  チャウ、ロバート

IPC: H01L21/338 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7786 ,  H01L29/045 ,  H01L29/0847 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66446 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7783 ,  H01L29/7787

Abstract: 急峻なサブスレッショルド勾配を有し、エピタキシャル半導体ヘテロ構造を有するIII−Nトランジスタが説明される。複数の実施形態において、III−N HFETは、バランスが取られ、対向するIII−N分極材料を有するゲートスタックを採用する。対向するIII−N分極材料は、全体の有効分極は、外場、例えば、適用されるゲート電極の電圧に関連するものにより変調されてよい。複数の実施形態において、ゲートスタック内のIII−N材料の間の分極強度差は、所望のトランジスタ閾値電圧(Vt)を実現すべく、組成及び/又は膜厚により調節される。互いにバランスがとられ、対向するゲートスタック内の分極強度は、前進及び反転ゲート電圧スイープの両方は、電荷キャリアがIII−N分極層及びIII−Nチャネル半導体へ転送されるか、又はそこから転送されるときに、ドレイン電流において急峻なサブスレッショルドスイングを生成し得る。

公开(公告)号：JP2017501562A

公开(公告)日：2017-01-12

申请号：JP2016527361

申请日：2013-12-23

Applicant: インテル・コーポレーション

Inventor： ウイ ゼン、ハン ,  ウイ ゼン、ハン ,  エス． チャウ、ロバート ,  エス． チャウ、ロバート ,  ダスグプタ、サンサプタク ,  ラドサヴリェヴッチ、マルコ ,  チュ−クング、ベンジャミン ,  フーン フーン スン、セウン ,  フーン フーン スン、セウン ,  ケイ． ガードナー、サナズ ,  ケイ． ガードナー、サナズ ,  ピラリセッティ、ラヴィ

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L21/8252 ,  H01L21/84 ,  H01L27/0605 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/32 ,  H01L29/34 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66795

Abstract: 半導体基板上にGaNトランジスタを形成しりための複数の技術が開示される。絶縁層は、半導体基板の上に形成する。III−V族半導体材料を含むトレンチ材料で充填されるトレンチは、絶縁層を貫いて形成し、半導体基板内に延在する。トレンチ材料より低い欠陥密度を有するIII−V族材料を含むチャネル構造は、絶縁層の上に直接、トレンチと隣接して形成する。ソース及びドレインは、チャネル構造の両側に形成し、ゲートはチャネル構造上に形成する。半導体基板は、GaNトランジスタ及び他のトランジスタの両方がその上に形成できる平面を形成する。

Abstract translation: 用于形成知道在GaN晶体管的几种技术在半导体衬底中被公开。 形成在半导体基板上的绝缘层。 沟槽填充有包括III-V族半导体材料的沟槽材料通过绝缘层形成，并且延伸到所述半导体衬底。 包括具有比沟槽材料低的缺陷密度，直接在绝缘层上的III-V族材料通道结构邻近沟槽形成。 形成在通道结构两侧上的源极和漏极，形成在沟道结构的栅极。 半导体衬底形成的GaN两者晶体管和其它晶体管可以在其上形成的平面。