-
公开(公告)号:JP2008546213A
公开(公告)日:2008-12-18
申请号:JP2008515846
申请日:2006-06-06
申请人: サンディスク スリーディー,エルエルシー
发明人: ハーナー,エス.ブラッド , バンディオパドーヤイ,アブヒジット
IPC分类号: H01L27/10 , G11C7/00 , G11C11/39 , G11C17/06 , G11C17/16 , G11C29/00 , H01L21/336 , H01L21/82 , H01L27/24 , H01L29/73 , H01L45/00
摘要: A memory cell is provided that includes a first conductor, a second conductor, and a semiconductor junction diode between the first and second conductors. The semiconductor junction diode is not in contact with a material having a lattice mismatch of less than 12 percent with the semiconductor junction diode. In addition, no resistance-switching element having its resistance changed by application of a programming voltage by more than a factor of two is disposed between the semiconductor junction diode and the first conductor or between the semiconductor junction diode and the second conductor. Numerous other aspects are provided.
-
-
-
公开(公告)号:JP2007535128A
公开(公告)日:2007-11-29
申请号:JP2006541467
申请日:2004-11-26
发明人: スミス、ショーン , フォーレスト、ステファン・アール
IPC分类号: H01L27/10 , G11C13/00 , G11C13/02 , G11C17/16 , H01L20060101 , H01L27/28 , H01L51/00 , H01L51/05 , H01L51/30
CPC分类号: H01L51/0587 , B82Y10/00 , G11C13/0009 , G11C13/0014 , G11C13/0016 , G11C17/16 , G11C2213/72 , G11C2216/26 , H01L27/285 , H01L51/0037
摘要: 本発明の実施形態は、低コストで頑強な信頼性のあるWORMメモリにおいて使用される複雑さが低度で、効率的な2構成要素メモリ要素を対象とする。 一実施形態のメモリ要素は、ドープ無機半導体層に接合された有機ポリマー層を備える有機オン無機ヘテロ接合ダイオードである。 有機ポリマー層は、2層半導体ベース・ダイオードの1層、ならびにヒューズの両方として作用する。 WRITE電圧パルスについて閾値時間間隔より長い期間、閾値WRITE電圧より大きい電圧を印加することにより、有機ポリマー層の抵抗率は不可逆的かつ劇的に増大する。 本発明の一実施形態を示すメモリ要素は、以前に記述された別々のヒューズおよびダイオード・メモリ要素より容易に製造され、以前に記述されたメモリ要素より小さい電圧において、かつ著しく短い持続時間のWRITE電圧パルスで、切替え可能である望ましい特性を有する。
-
-
公开(公告)号:JPWO2004102664A1
公开(公告)日:2006-07-13
申请号:JP2004571839
申请日:2003-05-13
IPC分类号: G11C29/04 , G11C5/14 , G11C7/00 , G11C17/16 , G11C17/18 , H01L21/82 , H01L21/822 , H01L21/8242 , H01L27/04
摘要: ヒューズ回路は、実ヒューズ回路部と、ヒューズモニター回路とを有する。実ヒューズ回路部は、ヒューズ情報を記憶し、また、ヒューズモニター回路は、電源電圧が実ヒューズ回路部からのヒューズ情報を正しく取り込むことが可能な取り込み可能電圧になったかどうかをモニターする。
-
-
公开(公告)号:JP2005243922A
公开(公告)日:2005-09-08
申请号:JP2004051782
申请日:2004-02-26
申请人: Toshiba Corp , 株式会社東芝
发明人: OTSUKA NOBUAKI
CPC分类号: G11C17/16 , G11C17/165 , G11C17/18
摘要: PROBLEM TO BE SOLVED: To provide a semiconductor device having a fuse circuit capable of rewriting data using a fuse element while storing the data. SOLUTION: The semiconductor device comprises a first fuse circuit group 62 capable of electrical writing and being written with n-bits data, and a plurality of second fuse circuit groups 72 each having a first storage section capable of electrical writing and storing rewrite data of m-bits (m is equal to n divided by an integer), and a second storage section for storing the address of a bit to be rewritten in the first fuse circuit group. At the time of rewriting data written in the first fuse circuit group, the data to be rewritten is written in the first storage section of the second fuse circuit group, the data corresponding to the address for storing the data to be rewritten in the first fuse circuit group is written in the second storage section, and read out of the data written in the first fuse circuit group at that address is forbidden. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译: 要解决的问题:提供一种具有能够在存储数据的同时使用熔丝元件重写数据的熔丝电路的半导体器件。 解决方案:半导体器件包括能够电写入并且被写入n位数据的第一熔丝电路组62和多个第二熔丝电路组72,每个第二熔丝电路组72具有能够电写入和存储重写的第一存储部分 m比特的数据(m等于n除以整数),以及第二存储部分,用于存储要重写在第一熔丝电路组中的比特的地址。 在重写写在第一熔丝电路组中的数据时,要重写的数据被写入第二熔丝电路组的第一存储部分中,对应于用于存储将被重写在第一熔丝中的数据的地址的数据 电路组被写入第二存储部分,并且禁止从该地址读出写入第一熔丝电路组的数据。 版权所有(C)2005,JPO&NCIPI
-
公开(公告)号:JP3639786B2
公开(公告)日:2005-04-20
申请号:JP2000583042
申请日:1999-04-29
发明人: クリーブス,ジェイムズ・エム , サブラマニアン,ヴィヴェック , ジョンソン,マーク・ジイ , ファームウォルド,ピイ・マイケル , リー,トーマス・エイチ
IPC分类号: H01L27/10 , G11C11/56 , G11C17/16 , H01L27/102
CPC分类号: H01L27/1021 , G11C11/5678 , G11C11/5692 , G11C13/003 , G11C17/16 , G11C2213/71 , G11C2213/76
-
20.
公开(公告)号:JP2005504434A
公开(公告)日:2005-02-10
申请号:JP2003529475
申请日:2002-09-17
发明人: ゼジョン ペン、ジャック
IPC分类号: G11C17/08 , G11C11/56 , G11C17/16 , G11C29/50 , H01L21/8246 , H01L27/10 , H01L27/112
CPC分类号: H01L27/11206 , G11C11/5692 , G11C17/16 , G11C29/50 , G11C2029/5006 , H01L27/112 , H01L2924/0002 , H01L2924/00
摘要: 超薄膜誘電体(312)の周りに構成されるデータ記憶素子(115)を有する半導体メモリセル(300)を使用し、超薄膜誘電体(312)にストレスを与えてブレークダウン(ソフトまたはハードブレークダウン)させてメモリセル(300)のリーク電流レベルを設定することにより情報を記憶する。 セル(300)が引き込む電流を検知することによりメモリセル(300)からの読出しが行なわれる。 適切と考えられる超薄膜誘電体(312)は約50オングストローム以下の厚さの高信頼度のゲート酸化膜である。
-
-
-
-
-
-
-
-
-