公开(公告)号：KR20210031088A

公开(公告)日：2021-03-19

申请号：KR1020190112593A

申请日：2019-09-11

申请人： 충북대학교 산학협력단

发明人： 유범선 ,  정재욱

IPC分类号： G11C17/18 ,  G11C17/16

CPC分类号： G11C17/18 ,  G11C17/16

摘要： 실시예의 오티피 메모리의 프로그래밍 및 읽기 회로는 오티피 메모리 셀과, 제어 신호에 따라 상기 오티피 메모리 셀을 프로그램하는 제어신호 발생부와, 초기 상태의 오티피 메모리 셀과 프로그램 후의 오티피 메모리 셀의 출력을 감지하여 최종 메모리 출력을 내보내는 출력부를 포함하고, 상기 제어신호 발생부는 하나의 핀(pin)을 통해 입력 신호를 제공받아 복수의 제어 신호를 발생시킬 수 있다.
실시예에 따른 오티피 메모리의 프로그래밍 및 읽기 회로는 패키징 공정 후의 OTP 테스트가 이루어지므로 프로그래밍 비트수에 무관하게 사용이 가능하고 테스트 후의 값의 변동이 없으므로 품질 측면에서도 안정적인 효과를 가질 수 있다.

公开(公告)号：JP2021044040A

公开(公告)日：2021-03-18

申请号：JP2019166201

申请日：2019-09-12

申请人： 株式会社東芝 ,  東芝デバイス&ストレージ株式会社

发明人： 波磨 薫 ,  高橋 淳二

IPC分类号： H01L27/10 ,  H01L21/82 ,  G11C17/14 ,  G11C17/16

摘要： 【課題】破壊特性が異なる2つの素子を用いることなく、2回書き込み可能な半導体記憶装置を提供すること。 【解決手段】実施形態に係る半導体記憶装置1は、MOSトランジスタ111と駆動回路17とを有する。MOSトランジスタ111は、ゲートとゲート絶縁膜とを有する。駆動回路17は、前記ゲートと接続され、前記ゲート絶縁膜を破壊する第1電圧または前記第1電圧より低い第2電圧を供給する。駆動回路17は、前記MOSトランジスタ111への第1書き込みにおいて前記第1電圧を前記ゲートに印加し、前記MOSトランジスタ111への第2書き込みにおいて前記第2電圧を前記ゲートに印加する。 【選択図】図1

公开(公告)号：JP2020149749A

公开(公告)日：2020-09-17

申请号：JP2019047705

申请日：2019-03-14

申请人： 株式会社東芝 ,  東芝デバイス&ストレージ株式会社

发明人： 堂坂 利彰

IPC分类号： G11C17/16 ,  G11C17/18

摘要： 【課題】一つの実施形態は、フューズ素子からビット情報を適切に読み出すことができる半導体記憶装置を提供することを目的とする。 【解決手段】一つの実施形態によれば、ラッチ回路と接続回路と第1のフューズ素子と第2のフューズ素子とを有する半導体記憶装置が提供される。ラッチ回路は、第1の電流経路及び第2の電流経路に跨って配されている。接続回路は、第1の電流経路及び第2の電流経路に跨って配されている。第1のフューズ素子は、第1の電流経路に配されている。書き込み回路は、第1のフューズ素子の一端に電気的に接続されている。ラッチ回路及び接続回路の少なくとも一方は、第1の電流経路に対する電流駆動能力が第2の電流経路に対する電流駆動能力より大きい。 【選択図】図1

公开(公告)号：JP2018201002A

公开(公告)日：2018-12-20

申请号：JP2017113074

申请日：2017-06-08

申请人： 力旺電子股▲ふん▼有限公司 ,  eMemory Technology Inc.

发明人： ▲呉▼ 孟益 ,  陳 信銘

IPC分类号： G11C17/16 ,  H01L27/10

摘要： 【課題】OTPメモリセルの実効レイアウト面積を大きくする。 【解決手段】不揮発性メモリ(NVM)100は、フィン構造、第1FinFET210、第2FinFET220、アンチヒューズ構造300、第3FinFET230及び第4FinFET240を含む。アンチヒューズ構造300は、フィン構造上に形成され、共有ゲートGA、単一拡散ブレーク(SDB)分離構造134、第1ソース/ドレイン領域SA及び第2ソース/ドレイン領域SBを有する。SDB分離構造134は、第1ソース/ドレイン領域SAと第2ソース/ドレイン領域SBとを分離する。第1FinFET、第2FinFET及び第1アンチヒューズ素子は第1OTPメモリセルを構成し、第3FinFET、第4FinFET及び第2アンチヒューズ素子は第2OTPメモリセルを構成する。第1OTPメモリセルと第2OTPメモリセルはアンチヒューズ構造300を共有する。 【選択図】図3

公开(公告)号：JP6389287B2

公开(公告)日：2018-09-12

申请号：JP2017006225

申请日：2017-01-17

申请人： 力旺電子股▲分▼有限公司

发明人： 翁 偉哲 ,  陳 信銘

IPC分类号： H01L27/10 ,  G11C17/16

CPC分类号： G11C17/18 ,  G06F3/0619 ,  G06F3/064 ,  G06F3/0673 ,  G06F11/1076 ,  G06F12/1408 ,  G06F21/72 ,  G06F21/73 ,  G06F2212/1052 ,  G06F2212/402 ,  G11C5/063 ,  G11C7/10 ,  G11C7/22 ,  G11C7/24 ,  G11C16/0408 ,  G11C16/08 ,  G11C16/22 ,  G11C16/24 ,  G11C16/26 ,  G11C16/32 ,  G11C17/16 ,  G11C29/785 ,  H01L27/11206 ,  H03K3/356113 ,  H04L9/3278

公开(公告)号：JP5536857B2

公开(公告)日：2014-07-02

申请号：JP2012269108

申请日：2012-12-10

申请人： シデンス・コーポレーション

发明人： ウロデック・クルジャノウィッズ ,  スティーヴン・スミス

IPC分类号： G11C17/14 ,  G11C11/40 ,  G11C11/401 ,  G11C16/06 ,  G11C17/16 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336 ,  H01L23/525 ,  H01L27/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： G11C17/16 ,  G11C17/18 ,  H01L21/28211 ,  H01L23/5252 ,  H01L27/10 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP5204125B2

公开(公告)日：2013-06-05

申请号：JP2009543310

申请日：2007-03-29

申请人： シデンス・コーポレーション

发明人： ウロデック・クルジャノウィッズ ,  スティーヴン・スミス

IPC分类号： G11C17/14 ,  G11C11/40 ,  G11C11/401 ,  G11C16/04 ,  G11C16/06 ,  G11C17/16 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336 ,  H01L23/525 ,  H01L27/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： G11C17/16 ,  G11C17/18 ,  H01L21/28211 ,  H01L23/5252 ,  H01L27/10 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP4981661B2

公开(公告)日：2012-07-25

申请号：JP2007511808

申请日：2005-05-06

申请人： サイデンス コーポレーションSidense Corp.

发明人： クルジャノウィクス，ウロデック

IPC分类号： H01L27/10 ,  G11C11/40 ,  G11C11/401 ,  G11C17/16 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336 ,  H01L23/525 ,  H01L27/115 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/28211 ,  G11C17/16 ,  G11C17/18 ,  H01L23/5252 ,  H01L27/10 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP2010515198A

公开(公告)日：2010-05-06

申请号：JP2009543310

申请日：2007-03-29

申请人： シデンス・コーポレーション

发明人： ウロデック・クルジャノウィッズ ,  スティーヴン・スミス

IPC分类号： G11C17/14 ,  G11C11/40 ,  G11C11/401 ,  G11C16/04 ,  G11C16/06 ,  G11C17/16 ,  H01L21/28 ,  H01L21/331 ,  H01L21/336 ,  H01L23/525 ,  H01L27/10 ,  H01L27/115 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

CPC分类号： G11C17/16 ,  G11C17/18 ,  H01L21/28211 ,  H01L23/5252 ,  H01L27/10 ,  H01L27/101 ,  H01L27/112 ,  H01L27/11206 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

摘要： 不揮発性メモリアレイのための高速感知スキームが開示される。 メモリアレイは、ビット線をVSSなどの第1電圧レベルまで予備充電するための予備充電回路を備えた、相補形ビット線構成で配置された不揮発性メモリセルと、相補形ビット線対の基準ビット線に基準電荷を印加するための基準回路と、相補形ビット線対の間の電圧差を感知するためのビット線感知増幅器とを備えている。 データビット線の電圧は、起動されたワード線に接続されたプログラム済みの不揮発性メモリセルがワード線電圧をデータビット線に結合すると変化する。

公开(公告)号：JP4398108B2

公开(公告)日：2010-01-13

申请号：JP2001119451

申请日：2001-04-18

申请人： ゼロックス コーポレイションXerox Corporation

发明人： アール モートン クリストファー

IPC分类号： H01L21/82 ,  G11C17/16 ,  G11C29/36 ,  H03K19/0944

CPC分类号： G11C29/027 ,  G11C17/16 ,  G11C29/36