-
-
-
公开(公告)号：JP2018113367A
公开(公告)日：2018-07-19
申请号：JP2017003389
申请日：2017-01-12
Applicant: 株式会社村田製作所
CPC classification number: H01G4/30 , H01G2/065 , H01G4/005 , H01G4/12 , H01G4/232 , H05K1/181 , H05K3/3442 , H05K2201/10015 , H05K2201/10636 , H05K2201/2045
Abstract: 【課題】積層セラミックコンデンサの静電容量の低減を抑制しつつ積層セラミックコンデンサによって生ずる鳴きを低減する。 【解決手段】積層体110と第1外部電極120と第2外部電極130とを備える。積層体110の長さ方向Lの寸法をL0、積層体110の幅方向の寸法をW0、積層体110の積層方向Tの寸法をT0、第1外層部X1の積層方向Tの寸法をT1、第2外層部X2の積層方向Tの寸法をT2、第1サイドマージンの幅方向の寸法をW1、第2サイドマージンの幅方向の寸法をW2、第1エンドマージンE1の長さ方向Lの寸法をL1、および、第2エンドマージンE2の長さ方向Lの寸法をL2と規定した場合に、(L1+L2)/L0>(W1+W2)/W0、かつ、(L1+L2)/L0>(T1+T2)/T0の条件を満たす。0.244≦(L1+L2)/L0≦0.348である。 【選択図】図6
-
公开(公告)号：JPWO2016181865A1
公开(公告)日：2018-03-15
申请号：JP2017517891
申请日：2016-04-28
Applicant: 株式会社村田製作所
CPC classification number: H01G9/15 , H01G4/10 , H01G4/12 , H01G4/33 , H01G9/0032 , H01G9/0036 , H01G9/012 , H01G9/028 , H01G9/26 , H01L28/75
Abstract: 本発明は、多孔部を有する導電性金属基材と、多孔部上に位置する誘電体層と、誘電体層上に位置する上部電極とを有して成り、一方の主面側にのみ静電容量形成部を有するコンデンサを提供する。
-
公开(公告)号：JP2017174911A
公开(公告)日：2017-09-28
申请号：JP2016057641
申请日：2016-03-22
Applicant: 株式会社村田製作所
CPC classification number: H01G4/40 , H01C1/012 , H01C1/14 , H01G2/06 , H01G4/005 , H01G4/232 , H01G4/248 , H01G4/30 , H05K1/111 , H05K1/181 , H05K2201/10015 , H05K2201/10022 , H05K2201/10515 , H05K2201/1053 , H05K3/3442 , Y02P70/611
Abstract: 【課題】容易に所望の電気的な特性を有する抵抗要素とコンデンサ要素とを組み合わせることができ、これにより設計自由度が高められた複合電子部品を提供する。 【解決手段】複合電子部品1は、高さ方向Hにおいて重ねられたコンデンサ素子10および抵抗素子20を備える。コンデンサ素子10は、コンデンサ本体11と、第1外部電極14Aおよび第2外部電極14Bとを含む。抵抗素子20は、基部21と、抵抗体22と、第1上面導体24Aおよび第2上面導体24B、第1下面導体25Aおよび第2下面導体25B、並びに、第1端面接続導体27Aおよび第2端面接続導体27Bを含む。抵抗素子20の基部21の上面21aは、コンデンサ素子10のコンデンサ本体11の下面11aと対向し、第1上面導体24Aと第1外部電極14Aとが電気的に接続され、第2上面導体24Bと第2外部電極14Bとが電気的に接続される。 【選択図】図2
-
Patent Agency Ranking
公开(公告)号：JP2017126702A
公开(公告)日：2017-07-20
申请号：JP2016006201
申请日：2016-01-15
Applicant: 株式会社村田製作所
Abstract: 【課題】所望の仕様を満たしつつ高い自由度で設計および製造することができ、さらには実装面積を低減することができる複合電子部品を提供する。 【解決手段】複合電子部品1Aは、第1電子部品10と、第2電子部品20とを備える。第1電子部品10は、誘電体層12と導電体層13とが積層されたコンデンサ本体11と、コンデンサ本体11の外表面に設けられた第1外部電極14および第2外部電極15とを有するコンデンサ素子からなる。第1外部電極14および第2外部電極15は、誘電体層12および導電体層13の積層方向と直交する長さ方向Lにおいて互いに離隔して位置する。第2電子部品20は、長さ方向Lと直交する高さ方向Hにおいて第1電子部品10に積層される。 【選択図】図2
-
公开(公告)号：JP2017022256A
公开(公告)日：2017-01-26
申请号：JP2015138542
申请日：2015-07-10
Applicant: 株式会社村田製作所
CPC classification number: H01G4/40 , H01C1/148 , H01C7/006 , H01G4/005 , H01G4/12 , H01G4/248 , H01G4/30
Abstract: 【課題】製造時における電子素子間の接合不良の発生が抑制できる複合電子部品を提供する。 【解決手段】複合電子部品1Aは、高さ方向Hにおいて電子素子10および抵抗素子20Aを備える。電子素子10は、電子素子本体11と、長さ方向Lに離隔する第1および第2外部電極14A、14Bとを含む。抵抗素子20Aは、基部21と、基部21の上面21aに設けられた抵抗体22ならびに第1および第2上面導体24A、24Bとを含む。第1および第2上面導体24A、24Bは、長さ方向Lに離隔し、抵抗体22は、第1および第2上面導体24A、24B間に位置する。抵抗体22の高さ方向Hの寸法T0は、電子素子本体11の下面11aに位置する部分の第1外部電極14Aの高さ方向Hの寸法T1および第2外部電極14Bの高さ方向Hの寸法T2のいずれよりも小さい。 【選択図】図6
Abstract translation: 在制造时的电子设备之间的故障以提供复合电子部件的关节发生能够被抑制。 一种复合电子部件1A包括电子设备10和在高度方向H上电阻元件20A 电子设备10包括电子装置主体11，第一和第二外部电极14A在长度方向L间隔开的，和一个14B。 电阻元件20A包括基座21，第一和第二上表面导体24A电阻22和设置在基部21和24B的上表面21a。 第一和第二上表面导体24A，24B在长度方向L间隔开的，电阻器22中，第一和第二上表面导体24A，位于24B之间。 尺寸T0在电阻器22的高度方向H，在尺寸T1的高度方向H和位于在高度方向H上的电子设备主体11的下表面11a上的部分的第二外电极14B的第一外部电极14A 比任何尺寸T2小。 点域6
-
公开(公告)号：JP2016092289A
公开(公告)日：2016-05-23
申请号：JP2014227049
申请日：2014-11-07
Applicant: 株式会社村田製作所
Abstract: 【課題】複数のコンデンサ素子を配線基板上において封止樹脂層にて包埋してなる回路モジュールにおいて、当該回路モジュールに発生する振動を抑制する。 【解決手段】回路モジュール1Aは、直方体形状の第1積層セラミックコンデンサ10Aおよび第2積層セラミックコンデンサ10Bが配線基板2上において封止樹脂層5によって包埋されてなるものであり、第1積層セラミックコンデンサ10Aおよび第2積層セラミックコンデンサ10Bは、配線基板2の主表面と平行な方向に沿って近傍に並んで配置され、配線基板2に設けられた導電パターンを介して電気的に直列または並列に接続される。第1積層セラミックコンデンサ10Aが有する一対の端面15のうちの一方は、第2積層セラミックコンデンサ10Bが有する一対の側面としての幅方向側面17のうちの一方に封止樹脂層5を介して対向するように配置される。 【選択図】図12
Abstract translation: 要解决的问题：抑制通过将多个电容器元件嵌入到具有密封树脂层的布线板上形成的电路模块中产生的振动。解决方案：形成电路模块，其中第一多层陶瓷电容器10A和第二多层陶瓷电容器 具有长方体形状的陶瓷电容器10B用密封树脂层5嵌入布线板2上。第一层叠陶瓷电容器10A和第二层叠陶瓷电容器10B沿着与主体平行且靠近的方向并排布置 并通过安装在布线板2上的导电图案串联或并联电连接。包括在第一层叠陶瓷电容器10A中的一对端面15中的一个被布置成面向一个 作为通过密封树脂层5包括在第二层叠陶瓷电容器10B中的一对侧面的宽度方向侧面17 .SELECTE D图：图12
-
公开(公告)号：JP2016092176A
公开(公告)日：2016-05-23
申请号：JP2014224233
申请日：2014-11-04
Applicant: 株式会社村田製作所
Abstract: 【課題】埋設されている電子部品に電圧印加による歪みが発生しても、その振動が低減され、さらに振動による可聴音発生が防止または低減された電子部品内蔵基板およびその製造方法を提供する。 【解決手段】電子部品内蔵基板1は、コア基板Bと、その一方主面に実装された電子部品10と、電子部品10を埋設する層Rを備える。電子部品10は、コンデンサ素子が積層された容量発現部CPを含む積層セラミックコンデンサである。埋設層R厚T R 、埋設層Rの弾性率E R 、コア基板B厚T B 、コア基板Bの弾性率E B 、コア基板Bの一方主面を基準面としたときの容量発現部CPの中心高さT C は、 を満足する。 【選択図】図2
Abstract translation: 要解决的问题：提供一种电子部件嵌入式基板，其中即使在嵌入式电子部件中产生由于电压施加而发生变形的情况下，其振动减小，并且还防止或减少由振动引起的可听见的声音的产生， 以及电子部件嵌入式基板的制造方法。电子部件嵌入式基板1包括芯基板B，安装在芯基板的一个主表面上的电子部件10和电子部件10的层R 嵌入式。 电子部件10是层叠有电容元件的电容显影部CP的层叠陶瓷电容器。 嵌入层R的厚度，嵌入层R的弹性模量E，芯基板B的厚度To，芯基板B的弹性模量E和中心高度Tof，电容显影部CP 核心基板B的表面是参考表面满足表达式（1）。选择的图示：图2
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.049 seconds)
