半導体装置
    55.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2021174835A

    公开(公告)日:2021-11-01

    申请号:JP2020076334

    申请日:2020-04-22

    发明人: 河野 憲司

    摘要: 【課題】リカバリ損失を十分に低減できる半導体装置を提供する。 【解決手段】第1導電型のドリフト層212と、ドリフト層212上に配置された第2導電型のチャネル層213と、チャネル層213を貫通してドリフト層212に達するように形成されたトレンチ214の壁面に配置されたゲート絶縁膜215と、ゲート絶縁膜215上に配置されたゲート電極23とを有するトレンチゲート構造と、チャネル層213の表層部において、トレンチ214に接するように形成され、ドリフト層212よりも高不純物濃度とされた第1導電型のソース層216と、ドリフト層212を挟んでチャネル層213と反対側に配置された第1導電型のドレイン層211とを備える。そして、トレンチ214のうちのドリフト層212に達している部分は、全領域が第2導電型のウェル層223にて覆われ、ウェル層223は、チャネル層213と繋がるようにする。 【選択図】図8

    NAND型フラッシュメモリおよびその製造方法

    公开(公告)号:JP2021174787A

    公开(公告)日:2021-11-01

    申请号:JP2020074501

    申请日:2020-04-20

    发明人: 白田 理一郎

    摘要: 【課題】 メモリセルの平面サイズを削減することができるNAND型フラッシュメモリを提供する。 【解決手段】 本発明の3次元構造のNAND型フラッシュメモリ100は、基板1、絶縁層2と、下部導電層(ソース)3と、3次元構造のメモリセル構造体MCと、ビット線8とを有する。メモリセル構造体MCは、基板から垂直方向に積層される絶縁体4、6と導電体5の積層を含むストリップ状の複数のゲート積層体210と、ゲート積層体210の一方の側面に沿って離間して配置された複数のチャンネル積層体9とを含む。チャンネル積層体9の上端部9Aは、直交するビット線8に電気的に接続され、チャンネル積層体9の下端部9Bは、下部導電層3に電気的に接続される。 【選択図】 図4

    液晶表示装置
    57.
    发明专利
    液晶表示装置 审中-公开

    公开(公告)号:JP2021170129A

    公开(公告)日:2021-10-28

    申请号:JP2021115504

    申请日:2021-07-13

    摘要: 【課題】オフ電流の低い半導体装置などを提供することを課題とする。または、正確な表 示を行う半導体装置などを提供することを課題とする。または、視野角の広い表示装置な どを提供することを課題とする。または、画面の焼き付きを低減した表示装置などを提供 することを課題とする。 【解決手段】上記課題を解決するために、酸化物半導体(OS:オキサイドセミコンダク ター)を有するトランジスタ、特に、酸化物半導体を有する薄膜MOSトランジスタを用 いて、回路を構成する。その酸化物半導体は、実質的に真性な半導体となっている。その ため、非常にオフ電流が低い。 【選択図】図1