-
公开(公告)号:JP2022002321A
公开(公告)日:2022-01-06
申请号:JP2021147919
申请日:2021-09-10
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L27/1156 , H01L29/786 , G11C11/405 , H01L21/8242
Abstract: 【課題】新たな構造の半導体装置を提供することを目的の一とする。 【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート 電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第 2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジ スタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトラ ンジスタは酸化物半導体層を含んで構成された半導体装置である。 【選択図】図1
-
公开(公告)号:JPWO2020157558A1
公开(公告)日:2021-12-23
申请号:JPIB2019060053
申请日:2019-11-22
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L21/8239 , H01L27/105 , H01L27/1156 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242
Abstract: ゲインセル型のメモリセルを有し、単位面積あたりに記憶できるデータ量が多い記憶装置を提供する。半導体基板に形成されたトランジスタを用いて、記憶装置の周辺回路を構成し、薄膜トランジスタを用いて、記憶装置のメモリセルを構成する。メモリセルが構成された薄膜トランジスタを含む層を、前記半導体基板の上方に複数積層して設けることで、単位面積あたりに記憶できるデータ量を増やすことができる。また、薄膜トランジスタとして、オフ電流が非常に小さいOSトランジスタを用いることで、電荷を蓄積する容量素子の容量を小さくできる。すなわち、メモリセルの面積を小さくできる。
-
公开(公告)号:JP2021185598A
公开(公告)日:2021-12-09
申请号:JP2021120431
申请日:2021-07-21
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/336 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/788 , H01L29/792 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L27/146 , H01L29/786
Abstract: 【課題】微細なトランジスタ、寄生容量の小さいトランジスタ、周波数特性の高いトランジスタ及び該トランジスタを有する半導体装置を提供する。 【解決手段】トランジスタは、酸化物半導体406bと、第1の導電体404と、第2の導電体416a1と、第3の導電体416bと、第1の絶縁体406cと、第2の絶縁体410と、を有する。第1の導電体は、第1の絶縁体を介して、第1の導電体と酸化物半導体とが互いに重なる領域を有する。第2の絶縁体は、開口部を有し、開口部内において第1の絶縁体を介して、第2の絶縁体の側面と第1の導電体の側面は互いに重なる領域を有し、第2の導電体の表面の一部及び第3の導電体の表面の一部は、開口部内で第1の絶縁体と接する。酸化物半導体は、酸化物半導体と第2の導電体と互いに重なる領域と、酸化物半導体と第3の導電体と互いに重なる領域と、を有する。 【選択図】図1
-
公开(公告)号:JP6978564B2
公开(公告)日:2021-12-08
申请号:JP2020146648
申请日:2020-09-01
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/203 , H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/088 , H01L21/8239 , H01L27/105 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L29/786
-
公开(公告)号:JP6968303B2
公开(公告)日:2021-11-17
申请号:JP2021004651
申请日:2021-01-15
Applicant: 株式会社半導体エネルギー研究所
Inventor: 山崎 舜平
IPC: H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , H01L21/8242
-
公开(公告)号:JP6956525B2
公开(公告)日:2021-11-02
申请号:JP2017113438
申请日:2017-06-08
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8242 , H01L27/108 , H01L27/10 , H01L21/8234 , H01L27/088 , H01L29/786 , H01L27/1156
-
公开(公告)号:JP6941567B2
公开(公告)日:2021-09-29
申请号:JP2017563394
申请日:2017-01-17
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/8239 , H01L27/105 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8238 , H01L27/092 , H01L29/786
-
公开(公告)号:JP2021132229A
公开(公告)日:2021-09-09
申请号:JP2021086014
申请日:2021-05-21
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L23/522 , H01L21/3205 , H01L23/532 , H01L29/786 , H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/088 , H01L21/8236 , H01L21/8238 , H01L27/092 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/146 , H01L21/768
Abstract: 【課題】安定した電気特性を有するトランジスタを有する半導体装置を提供する。 【解決手段】半導体装置において、半導体基板の上の導電体12と、絶縁体13a、絶縁体14b及び絶縁体15cに形成された開口17fに埋め込まれた導電体20a及び導電体21aと、を接続する。ここで、開口17fは上部と下部で形状が異なり、開口17fの下部である開口17faは、ビアホール又はコンタクトホールなどとして機能し、開口17fの上部である開口17fbは、配線パターンなどを埋め込む溝として機能する。よって、導電体20a及び導電体21aの開口17faに埋め込まれる部分は、プラグとして機能し、導電体20a及び導電体21aの開口17fbに埋め込まれる部分は、配線などとして機能する。 【選択図】図4
-
公开(公告)号:JP2021132213A
公开(公告)日:2021-09-09
申请号:JP2021074824
申请日:2021-04-27
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786
Abstract: 【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。また、マザ ーガラスのような大きな基板を用いて、信頼性の高い半導体装置の大量生産を行うことの できる半導体装置を提供する。また、酸化物半導体膜と該酸化物半導体膜と接するゲート 絶縁膜との界面の電子状態が良好なトランジスタを有する半導体装置を提供する。また、 酸化物半導体膜をチャネルに用いたトランジスタに安定した電気的特性を付与し、信頼性 の高い半導体装置を作製する。 【解決手段】c軸配向し、かつ表面または界面の方向から見て三角形状または六角形状の 原子配列を有し、c軸を中心に回転した結晶を含む酸化物材料を用いた半導体装置。 【選択図】図1
-
公开(公告)号:JP2021129113A
公开(公告)日:2021-09-02
申请号:JP2021080910
申请日:2021-05-12
Applicant: 株式会社半導体エネルギー研究所
Inventor: 田村 輝
IPC: H01L27/04 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/786 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , G11C5/02 , H01L21/822
Abstract: 【課題】面積の縮小、高速な動作、消費電力の低減が可能な半導体装置の提供。 【解決手段】回路50を、演算を行う機能を備えた記憶回路として用いる。また、回路8 0または回路90の一方が、他方の少なくとも一部と重なる領域を有する構成とする。こ れにより、本来回路60において行うべき演算を回路50において行うことができ、回路 60における演算の負担を低減することができる。また、回路50と回路60間において 行われるデータの送受信の回数を減らすことができる。また、回路50の面積の増加を抑 えつつ、記憶回路として機能する回路50に演算を行う機能を付加することができる。 【選択図】図1
-
-
-
-
-
-
-
-
-