公开(公告)号：JP2021534534A

公开(公告)日：2021-12-09

申请号：JP2021510093

申请日：2019-07-10

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： マルコフ、ビクター ,  コトフ、アレキサンダー

IPC: G11C16/34 ,  G11C16/10 ,  H01L27/11521 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/04

Abstract: メモリセルを有するメモリデバイスであって、メモリセルの各々が、間にチャネル領域を有するソース領域及びドレイン領域と、第1のチャネル領域部分の上方の浮遊ゲートと、第2のチャネル領域部分の上方の選択ゲートと、浮遊ゲートの上方の制御ゲートと、ソース領域の上方の消去ゲートと、を含む、メモリデバイス。制御回路は、メモリセルのうちの1つに対して、制御ゲートに印加された第1の電圧を含むプログラミング電圧の第1のパルスを印加し、異なる制御ゲート電圧に対するチャネル領域を通る電流を検出することと、検出された電流を使用して、チャネル領域を通る目標電流に対応する目標制御ゲート電圧を決定することと、を含む読み出し動作を実行し、第1の電圧、公称電圧及び目標電圧から決定される制御ゲートに印加された第2の電圧を含むプログラミング電圧の第2のパルスを印加するように構成される。 【選択図】図2

公开(公告)号：JP2021527294A

公开(公告)日：2021-10-11

申请号：JP2020569844

申请日：2019-05-04

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： キアン、シャオゾウ ,  ユエ、カイ マン ,  ピ、シャオ ヤン ,  ビアン、リ ファン

IPC: G11C16/28

Abstract: フラッシュメモリシステムで使用するための改良された低電力センスアンプが開示される。基準ビット線及び選択されたビット線は、限られた期間の間に限られた電力を消費してプリチャージされる。プリチャージ回路は、プリチャージ動作中の電力消費を更に最適化するために、構成プロセス中にトリミングすることができる。 【選択図】図2

公开(公告)号：JP6937747B2

公开(公告)日：2021-09-22

申请号：JP2018517289

申请日：2016-09-14

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： トラン ヒュー ヴァン ,  リー アン ,  ヴー トゥアン ,  グエン フン クオック

IPC: G11C16/26 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/08

公开(公告)号：JP2021523511A

公开(公告)日：2021-09-02

申请号：JP2020560979

申请日：2019-04-08

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： トラン、ヒュー バン ,  リ、アン ,  ブー、サン ,  ホン、スタンレー ,  ティワリ、ビピン ,  ドー、ナン

IPC: G11C16/10 ,  G11C11/54 ,  G06N3/063 ,  G06N3/08 ,  H01L27/11509 ,  H01L27/11521 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/30

Abstract: 深層学習人工ニューラルネットワークで使用されるアナログニューラルメモリにおいて特定のプログラミング動作に必要な高電圧を生成するための高電圧生成アルゴリズム及びシステムについて、多数の実施形態が開示される。異なる較正アルゴリズム及びシステムもまた開示される。任意選択的に、プログラムされているセルの数が変化するにつれて、電圧又は電流の変化を補償する補償手段を利用することができる。 【選択図】図6

公开(公告)号：JP2021522674A

公开(公告)日：2021-08-30

申请号：JP2020557204

申请日：2019-01-31

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： ゾウ、フェン ,  キム、ジンホ ,  リウ、シアン ,  ジョルバ、セルゲイ ,  デコベルト、キャサリン ,  ドー、ナン

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/11524 ,  H01L27/11526 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/11546 ,  H01L29/78 ,  H01L21/336

Abstract: 半導体基板は、複数の上向きに延在しているフィンを備えた上面を有する。メモリセルは第1のフィンに形成されており、第1のフィン内に間隔をあけて配置されたソース領域及びドレイン領域であって、チャネル領域は、ソース領域とドレイン領域との間の第1のフィンの上面及び側面に沿って延在している、ソース領域及びドレイン領域と、チャネル領域の第1の部分に沿って延在する浮遊ゲートと、チャネル領域の第2の部分に沿って延在する選択ゲートと、浮遊ゲートに沿って延在し、かつ浮遊ゲートから絶縁された制御ゲートと、ソース領域に沿って延在し、かつソース領域から絶縁された消去ゲート、を含む。論理デバイスは、第2のフィンに形成されており、第2のフィン内に間隔をあけて配置された論理ソース領域及び論理ドレイン領域であって、第2のフィンの論理チャネル領域は、論理ソース領域と論理ドレイン領域との間に延在している、論理ソース領域及び論理ドレイン領域と、論理チャネル領域に沿って延在する論理ゲート、を含む。 【選択図】図25C

公开(公告)号：JP2021509774A

公开(公告)日：2021-04-01

申请号：JP2020537166

申请日：2018-12-05

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： シン、レオ ,  リウ、アンディ ,  リウ、シアン ,  ワン、チュンミン ,  ダオ、メルビン ,  ドー、ナン

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11521

Abstract: 半導体基板の上面に形成された第1及び第2の離間したトレンチと、第1及び第2のトレンチ内に配設された第1及び第2の浮遊ゲートと、を含む、メモリセル対。第1及び第2のワード線ゲートは、それぞれ第1及び第2の浮遊ゲートに隣接する上面の一部の上方に配設され、第1及び第2の浮遊ゲートに隣接する上面の一部から絶縁されている。ソース領域は、第1の浮遊ゲートと第2浮遊ゲートとの間に横方向に、基板内に形成される。第1及び第2のチャネル領域は、ソース領域から、それぞれ第1及び第2のトレンチの下に、それぞれ第1及び第2のトレンチの側壁に沿って、かつそれぞれ第1及び第2のワード線ゲートの下に配設された上面の部分に沿って延在している。第1及び第2のトレンチは、それぞれ第1及び第2の浮遊ゲートと、絶縁材料とのみを含む。 【選択図】図1L

公开(公告)号：JP2021501956A

公开(公告)日：2021-01-21

申请号：JP2020524440

申请日：2018-10-02

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： ティワリ、ビピン ,  ドー、ナン ,  トラン、ヒュー バン

IPC: G11C16/04 ,  H01L27/11521 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C11/56

Abstract: 第1の読み出し電流を生成するために複数のメモリセルの第1のメモリセルを読み出し、第2の読み出し電流を生成するために複数のメモリセルの第2のメモリセルを読み出し、第2の読み出し電流に第1のオフセット値を適用し、次いで、第3の読み出し電流を形成するために第1及び第2の読み出し電流を合わせ、次いで、第3の読み出し電流を使用してプログラム状態を決定することにより、複数のメモリセルを有するメモリデバイスを読み出す方法と、そのために構成されたデバイス。代替的に、第1の電圧は第1の読み出し電流から生成され、第2の電圧は第2の読み出し電流から生成され、それにより、オフセット値は第2の電圧に適用され、第1及び第2の電圧が合わされて第3の電圧を形成し、次いで、第3の電圧を使用してプログラム状態が決定される。 【選択図】図6B

公开(公告)号：JP6817461B2

公开(公告)日：2021-01-20

申请号：JP2019551964

申请日：2018-02-01

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： トラン、ヒュー、バン ,  リウ、シアン ,  ドー、ナン

IPC: G11C8/20 ,  G11C29/02

公开(公告)号：JP6800247B2

公开(公告)日：2020-12-16

申请号：JP2018560532

申请日：2017-04-22

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： ワン チュンミン ,  シン レオ ,  リウ アンディ ,  ディアオ メルヴィン ,  リウ シャン ,  ドー ニャン

IPC: H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11546 ,  H01L27/11524 ,  H01L27/11534

公开(公告)号：JP6732901B2

公开(公告)日：2020-07-29

申请号：JP2018520125

申请日：2016-10-14

Applicant: シリコン ストーリッジ テクノロージー インコーポレイテッド ,  SILICON STORAGE TECHNOLOGY, INC.

Inventor： チェン チュン−ミン ,  ウ マン−タン ,  ヤン ジェン−ウェイ ,  ス チエン−シェン ,  ドー ニャン

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/11521 ,  H01L27/11536 ,  H01L27/11546 ,  H01L21/336