公开(公告)号：JP2021114293A

公开(公告)日：2021-08-05

申请号：JP2021005226

申请日：2021-01-15

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： ローマン オギルコ

IPC: G06F3/044 ,  G06F3/041

Abstract: 【課題】シグマデルタ変調器に基づく静電容量センシング変換器を含む、静電容量タッチセンシングチャネルに関する技術を提供する。 【解決手段】静電容量タッチセンシングチャネル100において、1つのシグマデルタ変調器104は、比較器120と、入力ノード103からの入来信号を受信して第1の出力信号を提供するように結合された第1の積分器122と、入来信号を受信して第2の出力信号を提供するための、第1の積分器に対して並列に結合された第2の積分器124と、スイッチング回路126と、を含む。スイッチング回路は、第1の出力信号を比較器に提供するために、第1の積分器を入力ノードと比較器との間に選択的に結合するか又は第2の出力信号を比較器に提供するために、第2の積分器を入力ノードと比較器との間に選択的に結合する。 【選択図】図1

公开(公告)号：JP2021111409A

公开(公告)日：2021-08-02

申请号：JP2021002715

申请日：2021-01-12

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： ヴィクトル クレミン ,  オレクサンドル ピロゴフ ,  イェンス ヴェーバー ,  ヤロスラフ レク ,  ダニエル オーキフ ,  ブレンダン ロートン ,  コースロフ シャデージプア ,  ガウラヴ パンキャナン ,  アンドルー キネーン

IPC: G09G3/36 ,  G09G3/20 ,  G06F3/041

Abstract: 【課題】インセル型タッチディスプレイシステムの低放射エミッションのタッチコントローラに向けられた技術を提供する。 【解決手段】インセル型タッチディスプレイ100において、1つのインセル型タッチコントローラは、感知機能に従って感知信号を生成する信号発生器回路を有する。感知信号は、ウィンドウ処理された正弦波波形を含む。コントローラは、インセル型タッチディスプレイを表示機能と感知機能との間で遷移させるための遷移信号を生成し、接触走査間隔中に電極の共通電圧(VCOM)層上で感知信号および遷移信号を駆動する。表示機能間隔中に統合されたディスプレイドライバは、表示機能間隔中に電極のVCOM層上で第1の信号を駆動する。 【選択図】図1A

公开(公告)号：JP3637000B2

公开(公告)日：2005-04-06

申请号：JP2001181502

申请日：2001-06-15

Applicant: サイプレス・セミコンダクター・コーポレイションCypress Semiconductor Corporation

Inventor： アライン・ブロッセ ,  イザック・ギルボア ,  サンジャイ・セドキ ,  ジャンミン・キアオ

IPC: H01L21/28 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/76801 ,  H01L21/31116 ,  H01L21/76807 ,  H01L21/76843 ,  H01L21/76897 ,  H01L2221/1036

公开(公告)号：JP2021536704A

公开(公告)日：2021-12-27

申请号：JP2021512623

申请日：2019-08-21

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： イーシュウァール チャガラジャン ,  アンドリュー ペイジ ,  ハロルド カッツ ,  ケンダル ケスター-ペリー ,  ラジヴ シン ,  エルハン ハンジュオール ,  バート スーラム

IPC: H03K19/173

Abstract: 開示された実装形態は、複数の再構成可能なアナログ回路を有するプログラマブルアナログサブシステム(PASS)を説明している。このPASSは、入力信号を受信するための入/出力デバイスと、データを中央処理ユニットと通信するためのインタフェースと、に結合されてよい。第1のPASS構成では、第1の構成設定を有する複数の再構成可能なアナログ回路を用いて、PASSは、入力信号を、該入力信号に基づいて第1の出力値を生成するために複数の再構成可能なアナログ回路によって処理することができる。第1の出力値に応じて、PASSは、複数の再構成可能なアナログ回路を、第2の構成設定を有する第2のPASS構成に再構成することができ、その際、第2の構成設定は、第1の構成設定とは異なる。

公开(公告)号：JP2021168473A

公开(公告)日：2021-10-21

申请号：JP2021065670

申请日：2021-04-08

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： アミット ショウ ,  アユシュ スード ,  ラジェンドラ クマー グンドゥ ラオ ,  スリ ラムヤ ソータ ,  カメシュ メダパリ ,  プラシャント コタ

IPC: H04W52/02 ,  H04W72/04 ,  H04W72/12

Abstract: 【課題】無線通信デバイスのためのネットワークトラフィックをスケジュールするシステム、方法およびデバイスを提供する。 【解決手段】方法は、第1のネットワークに含まれる複数のステーションとして動作するデバイスを識別するステップと、第1のアクセスポイントの1つまたは複数のプロセッサを使用して、複数のサービス期間を複数のステーションに割り当てるネットワークトラフィックスケジュールを生成するステップと、を含む。ネットワークトラフィックスケジュールは、複数のステーションのための複数のスリープ時間及びウェイク時間を識別する。方法はさらに、指定されたサービス期間の間に複数のステーションのうちの少なくとも1つのステーションにクエリフレームを伝送するステップと、ステーションからデータ伝送を受信するステップと、を含む。データ伝送は、ステーションにより、クエリフレーム内に含まれる伝送パラメータに基づいて生成される。 【選択図】図2

公开(公告)号：JP6899901B2

公开(公告)日：2021-07-07

申请号：JP2019527491

申请日：2017-08-14

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： チュン チェン ,  ヨラム ベッツァー ,  クオ ツン チャン ,  アミチャイ ギヴァント ,  シヴァナンダ シェッティ ,  シェンチーン ファーン

IPC: G11C16/10 ,  H01L27/11521 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C16/04

公开(公告)号：JP4067036B2

公开(公告)日：2008-03-26

申请号：JP35957897

申请日：1997-12-26

Applicant: サイプレス セミコンダクター コーポレイションCypress Semiconductor Corporation

Inventor： アール ジョンソン デレク ,  アール アルコレオ マシュー ,  エム レオング レイモンド

IPC: G11C11/417 ,  H03K19/0175 ,  G11C7/10 ,  G11C11/409

CPC classification number: G11C7/1057 ,  G11C7/1051

公开(公告)号：JP2021192462A

公开(公告)日：2021-12-16

申请号：JP2021153727

申请日：2021-09-22

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： チェン,チュン ,  ファン,シェンチン ,  キム,ウンスーン ,  ラムスベイ,マーク ,  チャン,クオ,トゥン ,  ハダド,サメール

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  H01L27/11534 ,  H01L27/1157

Abstract: 【課題】同じ半導体チップ上に高度論理構成要素及びメモリ構成要素を製作する集積プロセスを提供する。 【解決手段】並んで埋め込まれたメモリゲートと選択ゲートと、メモリゲートと基板との間に配置される第1の部分と、選択ゲートの内部側壁に沿って配置される第2の部分とを有して、選択ゲートをメモリゲートから隔てる誘電体構造と、メモリゲートの内部側壁に沿って、選択ゲート上に形成されるスペーサとを備えるスプリットゲートデバイス。また、高電圧及び低電圧トランジスタを含む埋め込みスプリットゲートデバイスの別形態が開示される。 【選択図】図5

公开(公告)号：JP2021515351A

公开(公告)日：2021-06-17

申请号：JP2020542795

申请日：2019-02-15

Applicant: サイプレス セミコンダクター コーポレーション ,  Cypress Semiconductor Corporation

Inventor： アラン デビルビス ,  ジョナサン ラクマン

IPC: G11C11/22

Abstract: 半導体メモリデバイス及びその動作方法を提供する。この動作方法は、強誘電体メモリセルを読出し動作用に選択するステップと、第1パルス信号を結合して、選択した強誘電体メモリセルを調べるステップであって、選択した強誘電体メモリセルが第1パルス信号に応答してメモリ信号をビット線へ出力するステップと、メモリ信号を、ビット線を通してセンス増幅器の第1入力端子に結合するステップと、選択した強誘電体メモリセルからセンス増幅器を電気絶縁するステップと、選択した強誘電体メモリセルからセンス増幅器が電気絶縁された後に、センス増幅器をセンシング用にイネーブル状態にするステップとを含む。他の実施形態も開示する。

公开(公告)号：JP2005509991A

公开(公告)日：2005-04-14

申请号：JP2003507827

申请日：2002-06-20

Applicant: サイプレス・セミコンダクタ・コーポレーションCypress Semiconductor,Corporation

Inventor： フィスカス，ティモシー，イー

IPC: G11C11/406 ,  G11C5/14 ,  G11C7/04 ,  G11C7/14 ,  G11C11/407

CPC classification number: G11C11/406 ,  G11C5/147 ,  G11C7/04 ,  G11C11/40626

Abstract: 【課題】絶対温度比例（ＰＴＡＴ）電圧値が限定されない温度比例型電圧発生器を提供する。
【解決手段】バイアス回路（１００）は、第１回路（１０２）及び第２回路（１０４）で形成されている。 第１回路（１０２）は、第１バイアス信号（ＶＢＩＡＳ）及び第２バイアス信号（ＶＲＥＦ）を発生するために形成され得る。 第２バイアス信号（ＶＲＥＦ）は、閾値電圧（１１８）及び第１抵抗（Ｒ）によって規定され得る。 第２回路（１０４）は、第１バイアス信号（ＶＢＩＡＳ）及び第２バイアス信号（ＶＲＥＦ）及び第２の抵抗（Ｒ１）に応じて第３バイアス信号（ＰＣＴＲ）を発生するために形成され得る。 第３バイアス信号（ＰＣＴＲ）は、絶対温度に線型的に比例（ＰＴＡＴ）する振幅を有し、温度の変化に応じてメモリセルのリフレッシュ比率を変化させるために形成され得る。