-
公开(公告)号：JP2020170846A
公开(公告)日：2020-10-15
申请号：JP2020097673
申请日：2020-06-04
发明人： ツィアン, マイケル ウェンヤン , ジャー, プラケット ピー. , ハン, シンハイ , ラージャゴーパーラン, ナーガラージャン , キム, ボク ホーエン , 清原 勉 , スリーカラ, サバラクシュミ
IPC分类号： H01L21/318 , H05H1/46 , C23C16/42 , C23C16/505 , H01L21/31
摘要： 【課題】半導体基板上に最小限のリソグラフィオーバーレイ誤差を有する膜層を製造するための方法およびシステムを提供する。 【解決手段】基板402上に膜層を形成する方法は、処理チャンバ202内の基板支持体204上に配置された基板上にケイ素含有ガスおよび反応ガスを含む混合堆積ガスを供給することと、処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、処理チャンバ内に混合堆積ガスを供給しながら、処理チャンバ内に配置されたプラズマプロファイルモジュレータ211に電流を印加することと、基板上に膜層を堆積させながら、基板を回転させることと、を含む。 【選択図】図2
-
公开(公告)号：JP2020537351A
公开(公告)日：2020-12-17
申请号：JP2020520304
申请日：2018-10-10
发明人： ハン, シンハイ , パディ, ディーネッシュ , ピン, アル−シュアン , ガッギラ, シュリーニヴァース
IPC分类号： H01L21/336 , H01L29/788 , H01L29/792 , H01L29/417 , H01L27/11582
摘要： 本書に記載の実施形態は、半導体デバイス(例えばメモリデバイスなど)を製造するための方法及び材料に関する。一実施形態では、メモリ層の積層体は異なるエッチング速度を有する複数の材料を含み、そのうちの1つの材料が、デバイス構造物内に空隙を形成するために、選択的に除去される。別の実施形態では、メモリ層の積層体のケイ素含有材料は、ドープされるか、又はケイ素化合物材料として製造される。別の実施形態では、窒化ケイ素材料は、メモリ層の積層体の酸化物含有層とケイ素含有層との間の界面層として利用される。 【選択図】図6A
-
公开(公告)号：JP2020518136A
公开(公告)日：2020-06-18
申请号：JP2019558555
申请日：2018-04-20
发明人： ハン, シンハイ , イム, カン サブ , チアン, チーチュン , パディ, ディーネッシュ
IPC分类号： H01L21/205 , H01L21/316
摘要： 本明細書で説明する実施形態は、一般に、NANDデバイスなどのメモリデバイスの3Dメモリセルの酸化物/ポリシリコン(OP)スタックを製造する方法に関する。一般に、この方法は、酸化物の誘電率を下げ、ポリシリコンの抵抗率を下げるために、PECVDプロセス中に酸化物および/またはポリシリコン材料を前駆体で処理することを含む。一実施形態では、酸化物材料は、オクタメチルシクロテトラシロキサン(OMCTS)前駆体で処理される。別の実施形態では、ゲルマン(GeH 4 )がPECVDプロセスに導入され、ドーパントを含むSi x Ge (1−x) 膜を形成する。さらに別の実施形態では、プラズマ処理プロセスを使用して、OPスタックの層間の界面を窒化する。前駆体とプラズマ処理を単独または任意の組み合わせで使用して、低誘電率の酸化物と低抵抗率のポリシリコンを有するOPスタックを作製することができる。 【選択図】図1
-
公开(公告)号：JP2019504481A
公开(公告)日：2019-02-14
申请号：JP2018529038
申请日：2016-12-05
发明人： イェー, チョン ジョン , 塙 広二 , ロチャ−アルヴァレス, フアン カルロス , マンナ, プラミット , ツィアン, マイケル ウェンヤン , コウ, アレン , ワン, ウェンジャオ , リン, ヨンジン , クルシュレシャータ, パラシャント クマール , ハン, シンハイ , キム, ボク ホン , リー, クァンドゥック ダグラス , ナラシンハ, カルティク ティムマヴァフーラ , トアン, ツーチン , パディ, ディーネッシュ
IPC分类号： H01L21/31 , H02N13/00 , C23C16/458 , H01L21/683
摘要： 高い動作温度での動作に適した静電チャックの方法及び装置の技術が開示される。一実施例では、基板支持アセンブリが提供される。基板支持アセンブリは、上部表面、円筒形の側壁、及び下部表面を有するほぼ円板状のセラミック体を含む。上部表面は、真空処理チャンバ内で基板を処理するため、その上に基板を支持するように構成されている。円筒形の側壁は、セラミック体の外側の直径を画定する。下部表面は、上部表面に向かい合って配設されている。電極はセラミック体の中に配設されている。回路は電極に電気的に接続されている。回路は、DCチャッキング回路、第1のRFドライブ回路、及び第2のRFドライブ回路を含む。DCチャッキング回路、第1のRFドライブ回路及び第2のRFドライブ回路は電極に電気的に連結されている。 【選択図】図3
-
公开(公告)号：JP2021532589A
公开(公告)日：2021-11-25
申请号：JP2021504225
申请日：2019-07-18
发明人： リン, ヨンジン , グン, ツァ−ジン , 尾方 正樹 , チョー, ユーシェン , ハン, シンハイ , パディ, ディーネッシュ , ロチャ, フアン カルロス , バンサル, アミット クマール , スリニバサン, ムクン
IPC分类号： H01L27/11582 , H01L27/11556 , H01L21/318 , H01L21/31 , C23C16/40 , C23C16/34 , H01L21/316
摘要： 本明細書に記載の実施形態は、面内歪み(IPD)及びリソグラフィオーバレイ誤差が最小に抑えられた酸化物/窒化物(ON)層の積層体の作製に関する。積層体のON層を形成する方法は、第1のケイ素含有ガス、酸素含有ガス、及び、第1の希釈ガスを流すことを含む。RF電力が対称的に印加されて、SiO 2 の第1の材料層が形成される。第2のケイ素含有ガス、窒素含有ガス、及び第2の希釈ガスが流される。第2のRF電力が対称的に印加されて、Si 3 N 4 の第2の材料層が形成される。所望の数の第1の材料層及び第2の材料層が積層体を形成するまで、第1のケイ素含有ガス、酸素含有ガス、及び、第1の希釈ガスを流すことと、第1のRF電力を対称的に印加することと、第2のケイ素含有ガス、窒素含有ガス、及び、第2の希釈ガスを流すことと、並びに、第2のRF電力を対称的に印加することが繰り返される。 【選択図】図5
-
公开(公告)号：JP2018508980A
公开(公告)日：2018-03-29
申请号：JP2017536255
申请日：2015-12-09
发明人： ツィアン, マイケル ウェンヤン , ジャー, プラケット ピー. , ハン, シンハイ , ラージャゴーパーラン, ナーガラージャン , キム, ボク ホーエン , 清原 勉 , スリーカラ, サバラクシュミ
IPC分类号： H01L21/31 , C23C16/42 , C23C16/50 , H01L21/316 , H01L21/318 , H05H1/46
CPC分类号： H01L21/0217 , H01L21/02274 , H01L27/11582
摘要： 本開示の実施形態は、半導体基板上に最小限のリソグラフィオーバーレイ誤差を有する膜層を製造するための方法およびシステムを提供する。一実施形態では、基板上に膜層を形成する方法は、処理チャンバ内の基板支持体上に配置された基板上にケイ素含有ガスおよび反応ガスを含む混合堆積ガスを供給することと、処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、処理チャンバ内に混合堆積ガスを供給しながら、処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することと、基板上に膜層を堆積させながら、基板を回転させることと、を含む。【選択図】図6
-
公开(公告)号：JP2017011261A
公开(公告)日：2017-01-12
申请号：JP2016090190
申请日：2016-04-28
发明人： アラヤヴァッリ, カウシィク , ハン, シンハイ , ジャー, プラケット ピー. , 尾方, 正樹 , チアン, チーチュン , コウ, アレン , ムクティ, ンダンカ オー. , ブリッチャー, チュイ , バンサル, アミット クマール , バラスブラマニアン, ガネーシュ , ロチャ−アルヴァレス, フアン カルロス , キム, ボク ホーエン
IPC分类号： H01L21/3065 , C23C16/455 , H01L21/31
CPC分类号： H01J37/3244 , C23C16/4404 , C23C16/45565 , C23C16/45574 , C23C16/509 , H01J37/32091
摘要： 【課題】半導体基板上で膜スタックを形成するためのデュアルチャネルシャワーヘッドを提供する。 【解決手段】デュアルチャネルシャワーヘッド118は、第1のガスチャネルを含む本体を通って形成された複数の第1の開口207と、第1のガスチャネルから流体的に分離している第2のガスチャネルを含む本体を通って形成された複数の第2の開口209とを有する、導電性材料を含む本体であって、第1の開口の各々が、第2の開口の各々と異なる形状寸法を有している。 【選択図】図2B
摘要翻译： 一种用于形成半导体衬底上的薄膜叠层提供一种双通道喷头。 双通道喷头118包括多个穿过所述主体包括第一气体通道，第二流体地从第一气体通道隔离形成的第一开口207的 和多个穿过所述主体形成的第二开口209包括气体通道，其中包括导电材料的主体中，每个所述第一开口的，几何形状从各第二开口的不同 该有。 点域2B
-
公开(公告)号：JP2021077895A
公开(公告)日：2021-05-20
申请号：JP2021000067
申请日：2021-01-04
发明人： ジャ, プラケット ピー. , コー, アレン , ハン, シンハイ , クウォン, トーマス ジョンウォン , キム, ボク ホーエン , キル, ビョンホン , キム, リューウン , キム, サンヒョク
IPC分类号： H01L21/318 , H01L21/31 , H01L21/3065 , C23C16/42 , C23C16/30 , C23C16/50 , H01L21/316
摘要： 【課題】高アスペクト比の特徴画定部を含む薄膜及びそれを形成する方法を提供する。 【解決手段】酸化ケイ素/窒化ケイ素含有スタックを堆積させる方法は、基板302上に第一のプラズマから第一の膜層を堆積させることと、第一の膜層の上に第二のプラズマから、第一の屈折率を有する第二の膜層を堆積させることとを含む。既定の数の第一の膜層308 1 〜308 n 及び第二の膜層310 1 〜310 n が基板上に堆積されるまで、上記工程を繰り返す。一つ以上の酸化ケイ素/窒化ケイ素含有スタックを堆積させることは、第三のプラズマから第三の膜層を堆積させることと、第四のプラズマから、第二の膜層の屈折率より大きい屈折率を有する第四の膜層を堆積させることと、を含む。 【選択図】図3C
-
公开(公告)号：JP6737899B2
公开(公告)日：2020-08-12
申请号：JP2018557780
申请日：2017-04-11
发明人： チャン, リン , ルー, シュエソン , ル, アンドリュー ヴィー. , オ, ジャンソク , ハン, シンハイ
IPC分类号： H01L21/3065 , C23C16/44 , H01L21/304
-
公开(公告)号：JP2016197719A
公开(公告)日：2016-11-24
申请号：JP2016063410
申请日：2016-03-28
发明人： ジャ, プラケット ピー. , コー, アレン , ハン, シンハイ , クウォン, トーマス ジョンウォン , キム, ボク ホーエン , キル, ビョンホン , キム, リューウン , キム, サンヒョク
IPC分类号： H01L27/115 , H01L21/316 , H01L21/318 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8247
CPC分类号： C23C16/345 , C23C16/401 , C23C16/45523 , H01L21/02164 , H01L21/0217 , H01L21/02211 , H01L21/02216 , H01L21/02274 , H01L21/31116 , H01L27/11556 , H01L27/11582
摘要： 【課題】高アスペクト比の開口部を含む積層膜及びそれを形成する方法を提供する。 【解決手段】堆積直後のプラズマ化学気相堆積(PECVD)膜(例えば、窒化ケイ素)の様々な特性(例えば、屈折率、膜の応力、膜中のドーパント濃度)を等級分けすることによって、ドライエッチング速度及びウェットエッチング速度の両方における変動を埋め合わせることができるようになり、より均一なエッチング形状が達成できる。 【選択図】図3C
摘要翻译： 要解决的问题：提供一种包括高纵横比的开口的层叠膜，并且还提供其形成方法。解决方案：各种特性（例如，折射率，膜应力和掺杂剂浓度 将沉积后的等离子体增强化学气相沉积（PECVD）膜（例如，氮化硅）的膜分成等级，从而能够填充干蚀刻速度和湿蚀刻速度之间的变化差异并获得更多 均匀蚀刻形状。选择图：图3C
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.022 秒)
