公开(公告)号：KR20210027118A

公开(公告)日：2021-03-10

申请号：KR1020200106331A

申请日：2020-08-24

申请人： 린텍 가부시키가이샤

发明人： 유이치로 고마스

IPC分类号： H01L23/29 ,  B32B7/06 ,  B32B7/12 ,  C09J7/20 ,  H01L23/00

CPC分类号： H01L23/29 ,  B32B7/06 ,  B32B7/12 ,  C09J7/20 ,  H01L23/562

摘要： 기재를 구비하고, 상기 기재의 한쪽 면 상에 에너지선 경화성 점착제층 및 보호막 형성용 필름이 이 순서로 서로 접촉하여 적층되어 있고, 상기 점착제층의 겔분율이 80％ 이상이거나, 또는 상기 점착제층의 겔분율이 20％ 이상 80％ 미만으로서, 상기 보호막 형성용 필름의 유리 전이 온도가 3℃ 이상인 보호막 형성용 복합 시트.

公开(公告)号：KR20210025774A

公开(公告)日：2021-03-10

申请号：KR1020190105529A

申请日：2019-08-28

申请人： 삼성전자주식회사

发明人： 권원균

IPC分类号： H01L25/065 ,  H01L23/31 ,  H01L23/48 ,  H01L23/522 ,  H01L23/538

CPC分类号： H01L25/0657 ,  H01L23/31 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5384 ,  H01L23/562 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L23/3121

摘要： 상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지의 일 태양(aspect)은 제1 두께를 갖는 제1 반도체 칩과, 제1 반도체 칩 상에, 제1 두께보다 작은 제2 두께를 갖는 제2 반도체 칩과, 제2 반도체 칩 상에, 제2 두께보다 작은 제3 두께를 갖는 제3 반도체 칩과, 제3 반도체 칩 상에, 제3 두께보다 큰 제4 두께를 갖는 제4 반도체 칩과, 제4 반도체 칩 상에, 제4 두께보다 큰 제5 두께를 갖는 제5 반도체 칩을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지의 다른 태양은 서로 이격된 제1 반도체 칩 및 제2 반도체 칩과, 제1 반도체 칩 및 제2 반도체 칩 사이에 배치되고, 제1 반도체 칩의 바로 위에 배치되는 제3 반도체 칩과, 제1 반도체 칩 및 제2 반도체 칩 사이에 배치되고, 제2 반도체 칩의 바로 아래에 배치되는 제4 반도체 칩으로, 제4 반도체 칩의 두께는 제3 반도체 칩의 두께와 동일한 제4 반도체 칩과, 제3 반도체 칩과 제4 반도체 칩 사이에 배치되는 제5 반도체 칩으로, 제5 반도체 칩의 두께는 제3 반도체 칩의 두께보다 작은 제5 반도체 칩과, 제1 반도체 칩 상에 배치되고, 제2 내지 제5 반도체 칩의 둘레를 감싸고, 제2 반도체 칩의 상면을 노출시키는 패키지 몰딩부를 포함한다.

公开(公告)号：JP2018536990A

公开(公告)日：2018-12-13

申请号：JP2018523481

申请日：2016-10-10

申请人： アプライド マテリアルズ インコーポレイテッド ,  APPLIED MATERIALS,INCORPORATED

发明人： ラニッシュ, ジョゼフ エム. ,  ハンター, アーロン ミュアー ,  スリニバサン, スワミナサン ティー.

IPC分类号： H01L21/02

CPC分类号： H01L23/562 ,  H01J37/32009 ,  H01J37/32899 ,  H01L21/02115 ,  H01L21/02318 ,  H01L21/02321 ,  H01L21/02345 ,  H01L21/02354 ,  H01L21/0274 ,  H01L21/265 ,  H01L21/31122 ,  H01L21/31155 ,  H01L21/67103 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/6719 ,  H01L21/67248 ,  H01L21/67288 ,  H01L21/6831 ,  H01L21/68735 ,  H01L21/68742 ,  H01L21/68792 ,  H01L22/12 ,  H01L22/20 ,  H01L29/32

摘要： 本明細書に開示された実施形態は、概して、基板の底部にかかる熱応力を弱めるための、基板の底部の処理のための方法及び装置に関する。基板の底部面には、基板の上表面の望ましくないストレイン及び歪みを補うストレインの修正が施される。基板の望ましくない歪みを補うストレインを生成するために、堆積、注入、熱処理、及びエッチングの任意の組み合わせにより、特異的に設計された膜を基板の裏側に形成することができる。窒化ケイ素膜又は炭素膜の水素含有量を局所的に変更することにより、局所化されたストレインを導入することができる。プリンティング、リソグラフィ、又は自己組立て技法により、構造体を形成することができる。膜の層の処理は、所望の応力マップによって決定され、アニール、注入、溶解、又はその他の熱処理を含む。 【選択図】図1

公开(公告)号：JP6437012B2

公开(公告)日：2018-12-12

申请号：JP2016561572

申请日：2015-11-24

申请人： 国立研究開発法人産業技術総合研究所

发明人： 原 史朗 ,  クンプアン ソマワン ,  居村 史人 ,  井上 道弘 ,  猿渡 新水

IPC分类号： H01L23/29 ,  H01L23/31 ,  H01L23/12

CPC分类号： H01L23/562 ,  H01L21/4853 ,  H01L21/4871 ,  H01L21/563 ,  H01L23/12 ,  H01L23/295 ,  H01L23/296 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3675 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/214 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/83805 ,  H01L2224/83851 ,  H01L2224/92244 ,  H01L2924/10155 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/10254 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1203 ,  H01L2924/1301 ,  H01L2924/1304 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/1461 ,  H01L2924/35121

公开(公告)号：JP6421050B2

公开(公告)日：2018-11-07

申请号：JP2015023153

申请日：2015-02-09

申请人： 株式会社ジェイデバイス

发明人： 廣部 正雄

IPC分类号： H01L23/02 ,  H05K7/20 ,  H01L23/36

CPC分类号： H01L23/3675 ,  H01L23/04 ,  H01L23/10 ,  H01L23/3736 ,  H01L23/562 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L2224/13101 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/29193 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/059 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/14 ,  H01L2924/16153 ,  H01L2924/1616 ,  H01L2924/3511 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/0655 ,  H01L2924/07025 ,  H01L2924/0715 ,  H01L2924/0635 ,  H01L2924/0675 ,  H01L2924/00

公开(公告)号：JP6418126B2

公开(公告)日：2018-11-07

申请号：JP2015201381

申请日：2015-10-09

申请人： 三菱電機株式会社

发明人： 村田 大輔 ,  井本 裕児

IPC分类号： H01L23/12 ,  H01L23/36 ,  H01L21/52

CPC分类号： H01L24/29 ,  H01L23/3107 ,  H01L23/492 ,  H01L23/562 ,  H01L24/27 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/40 ,  H01L24/83 ,  H01L24/84 ,  H01L25/072 ,  H01L2224/27013 ,  H01L2224/2746 ,  H01L2224/29082 ,  H01L2224/29101 ,  H01L2224/29144 ,  H01L2224/29155 ,  H01L2224/3003 ,  H01L2224/32245 ,  H01L2224/33 ,  H01L2224/33181 ,  H01L2224/37099 ,  H01L2224/40137 ,  H01L2224/83385 ,  H01L2224/83444 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/10254 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/15724 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/3656 ,  H01L2924/00012

公开(公告)号：JP2018170333A

公开(公告)日：2018-11-01

申请号：JP2017064974

申请日：2017-03-29

申请人： 株式会社東芝

发明人： 東條 啓 ,  小林 竜也 ,  下川 一生

IPC分类号： H01L23/14 ,  H01L21/301

CPC分类号： H01L23/562 ,  H01L21/78

摘要： 【課題】反りを抑制することが可能な半導体装置及びその製造方法を提供する。 【解決手段】実施形態によれば、半導体装置は、基体と、デバイス層と、第1膜を含む膜と、を含む。前記基体は、第1半導体素子を含み、第1面と、第2面と、前記第1面と、前記第2面と、の間にある側面と、を有する。前記デバイス層は、前記第1半導体素子と電気的に接続された第2半導体素子を含み、前記基体の第1面の上に設けられる。前記第1膜を含む膜は、第1領域、第2領域及び第3領域を含む。第1方向において前記第1領域とデバイス層との間に前記基体が位置する。前記第1方向と交差する第2方向において前記第2領域と前記第3領域との間に前記基体が位置する。前記第1膜は、前記第2面、及び、前記側面の凹凸を埋め込む。 【選択図】図1

公开(公告)号：JP6417142B2

公开(公告)日：2018-10-31

申请号：JP2014149989

申请日：2014-07-23

申请人： 株式会社ジェイデバイス

发明人： 池元 義彦 ,  井上 広司 ,  石堂 仁則 ,  松原 寛明 ,  今泉 有加里

IPC分类号： H01L23/28 ,  H01L25/10 ,  H01L25/18 ,  H01L23/12

CPC分类号： H01L21/78 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/562 ,  H01L24/19 ,  H01L25/0657 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/06524 ,  H01L2225/06565 ,  H01L2225/06586 ,  H01L2224/83

公开(公告)号：JP2018531507A

公开(公告)日：2018-10-25

申请号：JP2018515769

申请日：2015-11-16

申请人： ヒューレット−パッカード デベロップメント カンパニー エル.ピー. ,  Hewlett‐Packard Development Company, L.P.

发明人： チェン,チエン−ファー ,  カンビー,マイケル,ダブリュー ,  ファーラー,ステファン

IPC分类号： H01L23/29 ,  A20 ,  C07C275 ,  H01L23/31 ,  B41J2/16 ,  B41J2/01 ,  H01L21/56

CPC分类号： H01L23/3135 ,  B41J2/14 ,  H01L21/565 ,  H01L23/293 ,  H01L23/48 ,  H01L23/562

摘要： 回路を成形する方法は、キャビティの上に第1のエポキシモールドコンパウンド(EMC)を堆積し、所定の時間期間にわたって第1のEMCをゲル化する際に、第1のEMCの上に第2のEMCを堆積し、第1及び第2のエポキシモールドコンパウンドの少なくとも一方の中に回路を置くことを含むことができる。回路パッケージは、パッケージングと、パッケージング中の回路デバイスとを含み、パッケージングが、第1のCTEを有する第1のEMCと、第1のCTEより高い第2のCTEを有する第2のEMCとを含み、第1のEMCが所定の程度までゲル化することを可能にされた後に、第2のEMCが第1のEMC上へ与えられる。 【選択図】図11C

公开(公告)号：JP2018529158A

公开(公告)日：2018-10-04

申请号：JP2018509955

申请日：2016-01-22

申请人： マイクロアレイ マイクロエレクトロニクス コーポレーション リミテッド ,  MICROARRAY MICROELECTRONICS CORP., LTD

发明人： リー ヤンユェン ,  ディン シャオブォ

IPC分类号： A61B5/1172 ,  H01L23/02 ,  G06T1/00

CPC分类号： G06K9/00013 ,  G06F21/32 ,  G06K9/00053 ,  G06K9/209 ,  H01L23/28 ,  H01L23/562 ,  H05K1/18 ,  H05K2201/10151

摘要： 本発明は指紋識別モジュールを開示している。指紋識別モジュールは、電気構造体と電気構造体の外周に配置され、電気構造体の受ける圧力を分散させる機械構造体を含む。機械構造体は、上蓋板と中間部が中空となった力伝達部材とを含み、上蓋板は力伝達部材の頂部に配置され、力伝達部材と共に1つの収容空間を構成し、電気構造体は、回路基板と指紋識別チップを含み、回路基板は延在部と連結部を備え、指紋識別チップが収容空間内に配置され、導電物を介して連結部と電気的に接続されている。指紋識別チップの頂部端面は上蓋板の底部端面に固定接続され、連結部の底部端面の水平高さは機械構造体の底部端面の水平高さより高い。従来技術と比較して、本発明の指紋識別モジュールは、機械構造体を用いて電気構造体の受ける圧力を分散し、使用過程において電気構造体を保護する作用があり、指紋識別モジュールの使用寿命を大幅に高めることができる。