公开(公告)号：JP2020176297A

公开(公告)日：2020-10-29

申请号：JP2019078877

申请日：2019-04-17

Applicant: ソニーセミコンダクタソリューションズ株式会社

Inventor： 大場 和博 ,  保田 周一郎 ,  清 宏彰 ,  荒谷 勝久

IPC: H01L45/00 ,  H01L21/8239 ,  H01L27/105 ,  C23C14/34

Abstract: 【課題】耐熱性を向上させたカルコゲナイド材料を成膜することができるスパッタリングターゲット及びその製造方法、メモリ装置の製造方法を提供する。 【解決手段】ヒ素及びセレンを含む第1成分と、ボロン及び炭素の少なくとも一方を含む第2成分と、を含有する合金からなるスパッタリングターゲット、及び前記スパッタリングターゲットを用いて、抵抗変化層を成膜する、メモリ装置の製造方法。 【選択図】図1

公开(公告)号：JPWO2018190071A1

公开(公告)日：2020-02-20

申请号：JP2018010255

申请日：2018-03-15

Applicant: ソニーセミコンダクタソリューションズ株式会社

Inventor： 野々口 誠二 ,  荒谷 勝久 ,  大場 和博

IPC: H01L27/105 ,  H01L27/11507 ,  H01L27/11514 ,  H01L21/8239

Abstract: 本開示の一実施形態の記憶装置は、一の方向に延伸する複数の第1の配線層と、他の方向に延伸する複数の第2の配線層と、複数の第1の配線層と複数の第2の配線層との対向領域にそれぞれ設けられた複数のメモリセルとを備え、複数のメモリセルはそれぞれ、選択素子層と、記憶素子層と、選択素子層と記憶素子層との間に設けられた中間電極層とを有し、選択素子層、記憶素子層および中間電極層のうちの少なくとも1つは、一の方向または他の方向に延伸して隣り合う複数のメモリセル間における共通層となっており、中間電極層は、非線形抵抗材料を含んで形成されている。

公开(公告)号：JP2021048310A

公开(公告)日：2021-03-25

申请号：JP2019170594

申请日：2019-09-19

Applicant: ソニーセミコンダクタソリューションズ株式会社

Inventor： 水口 徹也 ,  荒谷 勝久

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00 ,  H01L21/8239

Abstract: 【課題】高密度、且つ、大容量な記憶素子および記憶装置を提供する。 【解決手段】本開示の一実施形態の記憶素子は、第1電極と、第2電極と、第1電極と第2電極との間に設けられると共に、少なくとも銅、アルミニウム、ジルコニウムおよびテルルを含む記憶層と、記憶層と第2電極との間に設けられ、少なくとも記憶層よりも高濃度なジルコニウムを含むと共に、第2電極との界面における銅の濃度が記憶層よりも低いバリア層とを備える。 【選択図】図1

公开(公告)号：JP6251688B2

公开(公告)日：2017-12-20

申请号：JP2014554249

申请日：2013-11-21

Applicant: ソニーセミコンダクタソリューションズ株式会社

Inventor： 野々口 誠二 ,  曽根 威之 ,  五十嵐 実 ,  成沢 浩亮 ,  荒谷 勝久

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00 ,  H01L21/8239

CPC classification number: H01L27/2481 ,  G11C13/0002 ,  H01L27/249 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1675 ,  H01L45/1683 ,  G11C2213/52 ,  G11C2213/71