半導体装置の製造方法
    2.
    发明专利
    半導体装置の製造方法 审中-公开
    半导体器件制造方法

    公开(公告)号:JP2015119084A

    公开(公告)日:2015-06-25

    申请号:JP2013262423

    申请日:2013-12-19

    Inventor: 辻村 理俊

    Abstract: 【課題】 トレンチの底面を含む範囲にp型領域を形成するための新たな方法を提案する。 【解決手段】 ゲートトレンチ34を有し、トレンチ34の底面を含む範囲にp型領域32が形成されている半導体装置10の製造方法であって、半導体基板にトレンチ34を形成する工程と、トレンチ34内であってトレンチ34の底面近傍にボロン含有層35を形成する工程と、熱処理によって、ボロン含有層35から半導体基板にボロンを拡散させる工程を有する。 【選択図】図5

    Abstract translation: 要解决的问题:提出一种在包括沟槽底面的范围内形成p型区域的新方法。解决方案:具有栅极沟槽34的半导体器件10的制造方法,其中p型区域 32形成在包括栅极沟槽34的底面的范围内,包括:在半导体衬底中形成沟槽34的工艺; 在沟槽34中并在沟槽34的底面附近形成含硼层35的工艺; 以及将硼从含硼层35扩散到半导体基板的工序。

    スイッチング素子
    3.
    发明专利

    公开(公告)号:JP2021086910A

    公开(公告)日:2021-06-03

    申请号:JP2019214489

    申请日:2019-11-27

    Abstract: 【課題】 メイン領域とセンス領域を有するスイッチング素子において、アバランシェ耐量を向上させる技術を提供する。 【解決手段】 スイッチング素子は、メイン領域と、メイン領域よりも面積が小さいセンス領域を有する半導体基板を備える。メイン領域とセンス領域のそれぞれが、ゲート絶縁膜に接しているソース領域と、ソース領域の下側でゲート絶縁膜に接しているボディ領域と、ボディ領域の下側でゲート絶縁膜に接しているドリフト領域と、トレンチの底面においてゲート絶縁膜に接している底部領域と、トレンチの側面においてゲート絶縁膜に接しており、ボディ領域と底部領域を接続している複数の接続領域、を有する。メイン領域とセンス領域のそれぞれにおいて、複数の接続領域が、間隔を空けて配置されており、センス領域内における接続領域の間隔が、メイン領域内における接続領域の間隔よりも狭い。 【選択図】図6

    半導体装置の製造方法
    4.
    发明专利

    公开(公告)号:JP2020077736A

    公开(公告)日:2020-05-21

    申请号:JP2018209728

    申请日:2018-11-07

    Abstract: 【課題】トレンチゲートの底面から深い位置にまでボトムp型層を形成する技術を提供する。 【解決手段】トレンチゲートの底面に接するボトムp型層を備える半導体装置の製造方法であって、基底面に対してオフ角だけ傾いた炭化珪素の半導体基板の一方の主面にトレンチを形成するトレンチ形成工程と、前記トレンチ内に向けてp型不純物を照射し、前記ボトムp型層を形成するボトムp型層形成工程と、を備えており、前記ボトムp型層形成工程では、前記基底面に対して垂直方向から前記p型不純物が注入されるように、前記p型不純物の注入角が前記オフ角に設定されている。 【選択図】図2

    スイッチング素子とその製造方法

    公开(公告)号:JP2018133528A

    公开(公告)日:2018-08-23

    申请号:JP2017028107

    申请日:2017-02-17

    CPC classification number: H01L29/7813 H01L29/0692 H01L29/1608 H01L29/66068

    Abstract: 【課題】 スイッチング素子において、トレンチの間の間隔を狭くすることでゲート閾値のばらつきを抑制することが可能であるとともに、トレンチの間に位置する半導体層に対して好適にコンタクトする。 【解決手段】 スイッチング素子であって、トレンチの間に幅広部と幅狭部とが交互に配置されており、幅広部上にコンタクトホールを有する。半導体基板が、幅広部から幅狭部まで伸びるとともに幅広部内でコンタクトホール内の電極に接している上部n型領域と、幅広部内でコンタクトホール内の電極に接しているp型のボディコンタクト領域と、幅狭部内でゲート絶縁層に接しているp型のボディ領域と、幅狭部内でゲート絶縁層に接している下部n型領域を有する。 【選択図】図3

    スイッチング素子の製造方法
    7.
    发明专利

    公开(公告)号:JP2019176013A

    公开(公告)日:2019-10-10

    申请号:JP2018062788

    申请日:2018-03-28

    Abstract: 【課題】 トレンチの間隔に影響することなく、接続領域を好適に形成することが可能なスイッチング素子の製造方法を提案する。 【解決手段】 スイッチング素子が、第1〜第3トレンチと、第2トレンチを横断して第1トレンチから第3トレンチまで伸びている接続トレンチと、トレンチ内に配置されたゲート電極を有する。半導体基板が、トレンチの側面においてゲート絶縁膜に接するp型のボディ領域と、トレンチの底面において前記ゲート絶縁膜に接するp型の底部領域と、ボディ領域と底部領域を接続するp型の接続領域を有している。製造方法が、半導体基板の上面の垂線に対して傾斜するとともに接続トレンチに沿う方向に沿ってp型不純物を照射して接続トレンチの端面を構成する部分の第1トレンチの側面にp型不純物を注入することによって、接続領域を形成する工程を有する。 【選択図】図1

    MOSFET
    8.
    发明专利
    MOSFET 审中-公开

    公开(公告)号:JP2018142578A

    公开(公告)日:2018-09-13

    申请号:JP2017034853

    申请日:2017-02-27

    Abstract: 【課題】 フローティング領域におけるp型不純物の濃度プロファイルを最適化する。 【解決手段】 フローティング領域は、SiC基板の厚み方向に沿って、高濃度領域と低濃度領域とを有する。低濃度領域におけるp型不純物の濃度は、高濃度領域におけるp型不純物の濃度よりも低い。高濃度領域は、トレンチの底面と低濃度領域との間において、低濃度領域に接している。フローティング領域におけるp型不純物の濃度を、SiC基板の厚み方向に沿ってグラフ化したときに、そのグラフには高濃度領域と低濃度領域との間の境界において屈曲点又は変曲点が現れる。また、低濃度領域に含まれるp型不純物の含有量は、ドリフト領域の対応する範囲に含まれるn型不純物の含有量以上である。 【選択図】図4

Patent Agency Ranking