抵抗素子及びその製造方法
    1.
    发明专利

    公开(公告)号:JP2020021909A

    公开(公告)日:2020-02-06

    申请号:JP2018146880

    申请日:2018-08-03

    摘要: 【課題】電極と抵抗層との短絡を防止可能な抵抗素子を提供する。 【解決手段】半導体基板1と、半導体基板1上に設けられた第1絶縁膜2と、第1絶縁膜2上に選択的に設けられた抵抗層3aと、抵抗層3aから離間した第1補助膜3bと、第1補助膜3bとは異なる方向において、抵抗層3aから離間した第2補助膜3cと、抵抗層3a、並び記第1及び第2補助膜3b、3cを被覆するように、第1絶縁膜2上に設けられた第2絶縁膜4と、抵抗層3aに接続され、第1補助膜3bの上方となる第2絶縁膜4上に配置された第1電極5aと、第1電極5aと離間して抵抗層3aに接続され、第1補助膜3bの上方となる第2絶縁膜上に配置された第2電極5bとを備える。 【選択図】図1

    半導体集積回路の製造方法
    2.
    发明专利

    公开(公告)号:JP2019201230A

    公开(公告)日:2019-11-21

    申请号:JP2019156103

    申请日:2019-08-28

    摘要: 【課題】高耐圧ICにおいて複雑な工程を必要とせずに寄生素子の動作を抑制することができ、ノイズ耐量が大きく、信頼性向上を図ることが可能な半導体集積回路の製造方法を提供する。 【解決手段】第1導電型の第1ウエル領域2、第1ウエル領域2上部の第2導電型の第2ウエル領域3、第1ウエル領域2直下の第2導電型の半導体基板1の下部で第1ウエル領域2から離間し、半導体基板1よりも高不純物濃度の第2導電型の第1電流抑制層21、第1電流抑制層21の下の第1導電型の第2電流抑制層22を備えた半導体集積回路の製造方法であって、第1電流抑制層21を形成するために半導体基板1の下面に対し加速電圧及び射影飛程を調整して第2導電型の不純物イオンを注入する第1イオン注入工程と、第2電流抑制層22を形成するために半導体基板1の下面に対し加速電圧及び射影飛程を調整して第1導電型の不純物イオンを注入する第2イオン注入工程を含む。 【選択図】図3

    半導体装置
    5.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2018117069A

    公开(公告)日:2018-07-26

    申请号:JP2017007549

    申请日:2017-01-19

    发明人: 山路 将晴

    摘要: 【課題】安定したレベルシフト動作を行うことができる半導体装置を提供すること。 【解決手段】HVJT13を構成するn - 型拡散領域2には、ソースフォロワ構成のHVNMOS21が配置される。横型のHVNMOS21は、p型バックゲート領域31、ソースコンタクト領域36、n + 型ドレイン領域34およびゲート電極35を備える。p型バックゲート領域31およびソースコンタクト領域36は、p - 型分離領域4に接し、その内部のp + 型共通電位領域5と離して設けられる。ソースコンタクト領域36は、ソースフォロワ抵抗R SF を介してCOM電極パッド41に電気的に接続される。p + 型共通電位領域5と、HVNMOS21のp型バックゲート領域31およびソースコンタクト領域36と、は、p + 型共通電位領域5とHVNMOS21のp型バックゲート領域31およびソースコンタクト領域36との間の拡散抵抗R’を介して電気的に接続される。 【選択図】図2A