-
公开(公告)号：JP2021193445A
公开(公告)日：2021-12-23
申请号：JP2021122138
申请日：2021-07-27
Applicant: 株式会社半導体エネルギー研究所
Abstract: 【課題】駆動回路の駆動電圧を小さくし、駆動回路の低消費電力化を図ることを課題とす る。 【解決手段】レベルシフタ回路によって、信号IN1の振幅電圧を大きくして、出力する ことができる。具体的には、信号IN1の振幅電圧を高くして、出力することができる。 これにより、信号INを出力する回路(シフトレジスタ回路、デコーダ回路など)、の振 幅電圧を小さくすることができる。そのため、該回路の消費電力を小さくすることができ る。または、該回路を構成するトランジスタに印加される電圧を小さくすることができる 。そのため、該トランジスタの劣化又は破壊を抑制することができる。 【選択図】図1
-
公开(公告)号：JP6982705B2
公开(公告)日：2021-12-17
申请号：JP2021036560
申请日：2021-03-08
Applicant: 株式会社半導体エネルギー研究所
Inventor： 小山 潤
IPC: G09G3/20 , G09G3/36 , H01L29/786 , G11C19/28
-
公开(公告)号：JP6976478B1
公开(公告)日：2021-12-08
申请号：JP2021155012
申请日：2021-09-24
Applicant: 株式会社半導体エネルギー研究所
Inventor： 小山 潤
IPC: H01L27/146
Abstract: 【課題】安定した電気特性を有する薄膜トランジスタを有する電位保持機能の高い固体撮 像素子を提供する。 【解決手段】固体撮像素子の信号電荷蓄積部を光電変換素子のカソード電位に初期化する ことでリセットトランジスタを省く構成とし、酸化物半導体層を用いたオフ電流が1×1 0 −13 A以下の薄膜トランジスタを固体撮像素子の転送トランジスタに用いることで信 号電荷蓄積部の電位が一定に保たれ、ダイナミックレンジを向上させることができる。ま た、周辺回路に相補型金属酸化物半導体素子が作製可能なシリコン半導体を用いることで 高速かつ低消費電力の半導体装置を作製することができる。 【選択図】図1
-
公开(公告)号：JP2021182139A
公开(公告)日：2021-11-25
申请号：JP2021114227
申请日：2021-07-09
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L51/50 , H05B33/14 , H01L27/32 , H05B33/12 , H05B33/22 , H05B33/26 , H05B33/28 , G02B5/20 , H01L29/786 , H01L21/336 , G09F9/30
Abstract: 【課題】特性の異なるトランジスタ、具体的には動特性(オン特性や周波数特性(f特性と呼ばれる))に優れたトランジスタと、オフ電流が抑制されたトランジスタとを同一基板上に有する半導体装置を提供することを課題の一とする。また、当該半導体装置を簡便な方法で作製する方法を提供することを課題の一とする。 【解決手段】真性又は実質的に真性であって、表面に結晶領域を含む酸化物半導体層をトランジスタに用いる。真性又は実質的に真性な半導体は、酸化物半導体中で電子供与体(ドナー)となる不純物を除去し、シリコン半導体よりもエネルギーギャップが大きいものを用いる。該酸化物半導体層の上下に絶縁膜を介して配置した一対の導電膜の電位を制御して、該酸化物半導体層に形成するチャネルの位置を変えることにより、トランジスタの電気特性を制御すればよい。 【選択図】図15
-
公开(公告)号：JP6968969B2
公开(公告)日：2021-11-24
申请号：JP2020200100
申请日：2020-12-02
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , H01L51/50 , H05B33/14 , H01L27/32 , G09F9/30
-
Patent Agency Ranking
公开(公告)号：JP2021179612A
公开(公告)日：2021-11-18
申请号：JP2021105451
申请日：2021-06-25
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , G02F1/1368 , G09F9/30
Abstract: 【課題】半導体層と電極の接続部に生じる寄生抵抗を抑制し、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不良などを防止し、より表示品質の良い表示装置を代表とする半導体装置を提供することを課題の一つとする。 【解決手段】上記課題を解決するために、本発明は酸素親和性の強い金属を含むソース電極、及びドレイン電極と、不純物濃度を抑制した酸化物半導体層とを接続した薄膜トランジスタと、低抵抗な配線を接続して半導体装置を構成すればよい。また、酸化物半導体を用いた薄膜トランジスタを絶縁膜で囲んで封止すればよい。 【選択図】図39
-
-
公开(公告)号：JP2021132227A
公开(公告)日：2021-09-09
申请号：JP2021084522
申请日：2021-05-19
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L27/1156 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/786 , H01L21/8242
Abstract: 【課題】半導体素子を利用した半導体装置及び作製方法を提供する。 【解決手段】複数のメモリセルが直列に接続される半導体装置において、複数のメモリセル200の一は、第1〜第3のトランジスタを有する。酸化物半導体層を含んで構成される第2のトランジスタ201のゲート電極と、第1のトランジスタ202のソース電極又はドレイン電極の一方とが、電気的に接続され、ソース電極と、第3のトランジスタ203ソース電極と、第1の配線SLとが、電気的に接続され、ドレイン電極と、第3のトランジスタ203のドレイン電極と、第2の配線BLとが、電気的に接続され、第1のトランジスタのソース電極又はドレイン電極の他方と、第3の配線S1とが、電気的に接続され、ゲート電極と、第4の配線S2とが、電気的に接続され、第3のトランジスタのゲート電極と、第5の配線WLとが、電気的に接続される。 【選択図】図10
-
公开(公告)号：JP2021122056A
公开(公告)日：2021-08-26
申请号：JP2021076927
申请日：2021-04-29
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
Abstract: 【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置 を提供することを課題の一とする。また、同一基板上に複数種類の薄膜トランジスタの構 造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を 提供することを課題の一とする。 【解決手段】絶縁表面上に金属薄膜を成膜した後、酸化物半導体層を積層し、その後、加 熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。また、論理 回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジス タを配置する。 【選択図】図1
-
公开(公告)号：JP2021121023A
公开(公告)日：2021-08-19
申请号：JP2021069907
申请日：2021-04-16
Applicant: 株式会社半導体エネルギー研究所
IPC: G09F9/30 , H01L29/786
Abstract: 【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を 提供する。 【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワ ー素子のゲートに第1の電圧を印加するためのスイッチング用の電界効果トランジスタと 、パワー素子のゲートに第1の電圧より低い電圧を印加するためのスイッチング用の電界 効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が 小さい半導体装置である。 【選択図】図1
-
-
-
-
-
-
-
-
-
Search Results
1145
records
(took 0.057 seconds)
