-
公开(公告)号：JP2017201644A
公开(公告)日：2017-11-09
申请号：JP2016092229
申请日：2016-05-02
Applicant: 株式会社日立製作所 , 株式会社 日立パワーデバイス
IPC: H01L29/868 , H01L21/268 , H01L21/322 , H01L29/861
CPC classification number: H01L27/0814 , H01L21/322 , H01L29/32 , H01L29/36 , H01L29/41716 , H01L29/66136 , H01L29/861 , H02M1/084 , H02M7/537 , H02P27/06
Abstract: 【課題】ダイオードの導通損失とスイッチング損失のトレードオフを改善しつつ、逆回復スイッチング時のサージ電圧と高周波発振を抑制し、また素子破壊や劣化要因となる耐圧保持時のリーク電流を低減する。 【解決手段】アノード電極層と、カソード電極層と、前記アノード電極層と前記カソード電極層とに挟まれ、前記カソード電極層からの距離が30μm以上の位置に形成された第1導電型のバッファ層と、前記アノード電極層と前記カソード電極層とに挟まれた領域に形成され、前記第1導電型のバッファ層に接した第1導電型の第1半導体層と、前記アノード電極層と前記第1導電型の第1半導体層とに挟まれた領域に形成された第2導電型の第2半導体層と、を備え、前記第1半導体層のキャリア濃度が前記バッファ層のキャリア濃度より低く、前記バッファ層のキャリア濃度は1×10 15 cm −3 未満である。 【選択図】図1
-
公开(公告)号：JP2015116077A
公开(公告)日：2015-06-22
申请号：JP2013257733
申请日：2013-12-13
Applicant: 株式会社日立製作所 , 株式会社 日立パワーデバイス
CPC classification number: H02M7/04 , H02M1/08 , H02M7/219 , H03K17/163 , Y02B70/1408
Abstract: 【課題】チャタリングを防止し、かつ、ノイズ印加時の誤動作で貫通電流が流れることを防止する自律型の同期整流MOSFETの整流装置を提供する。 【解決手段】整流装置132は、同期整流を行う整流MOSFET101と、整流MOSFET101の一対の正極側主端子THと負極側主端子TL間の電圧を入力し、入力した電圧に基づいて整流MOSFET101のオン・オフを判定する判定回路103と、判定回路103の比較信号Vcompにより整流MOSFET101のゲートのオン・オフを行い、整流MOSFET101をオフするときにゲート電圧Vgsの降圧に要する時間よりも整流MOSFET101をオンするときにゲート電圧Vgsの昇圧に要する時間が長くなるように構成されるゲート駆動回路105とを備える。 【選択図】図2
Abstract translation: 要解决的问题：提供一种自动同步整流MOSFET的整流器，其中防止抖动，同时在施加噪声时防止由于故障导致的通流流动。解决方案：整流器132包括执行同步整流的整流MOSFET 101， 接收一对正电极侧主端子TH和负极侧主端子TL之间的电压的确定电路103，并且基于这样输入的电压来确定整流MOSFET 101的导通/截止;以及栅极驱动电路105 被配置为通过确定电路103的比较信号Vcomp来导通/关断整流MOSFET 101的栅极，并且在使整流MOSFET 101导通时升高栅极电压Vgs所需的时间长于步进所需的时间 在关闭整流MOSFET 101时降低栅极电压Vgs。
-
公开(公告)号：JP6438839B2
公开(公告)日：2018-12-19
申请号：JP2015100697
申请日：2015-05-18
Applicant: 株式会社日立製作所
IPC: H01L29/78 , H01L29/12 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L29/41 , H01L29/417 , H01L25/07 , H01L25/18 , H01L29/739
-
公开(公告)号：JP6397804B2
公开(公告)日：2018-09-26
申请号：JP2015155968
申请日：2015-08-06
Applicant: 株式会社日立製作所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/312 , H01L29/739
-
公开(公告)号：JP2017034212A
公开(公告)日：2017-02-09
申请号：JP2015155968
申请日：2015-08-06
Applicant: 株式会社日立製作所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/312 , H01L29/739
Abstract: 【課題】半導体装置のチッピングによる耐圧劣化を抑えると共に、ボイドの検査を可能にする半導体装置を提供する。 【解決手段】主表面上に、アクティブ領域101と、アクティブ領域101を囲むターミネーション領域102とを含む半導体基板1と、少なくともターミネーション領域102を覆う、熱硬化性の接着層10と、接着層10を介してターミネーション領域102に接着される平板状の絶縁性フィルム9と、を備え、接着層10は、主表面の外側まで延びており、半導体基板1の側面の少なくとも一部を覆う。 【選択図】図2
Abstract translation: 甲抑制击穿电压的劣化，由于半导体装置，半导体装置，使空隙的检查的碎裂。 A中的主表面上，有源区101，包括围绕所述有源区101中的终止区域102的半导体基板1，至少覆盖终端区域102，热固性的粘合剂层10，粘接剂层10 平坦的绝缘膜9被结合到通过终止区102中，与粘合层10延伸到主表面的外侧，并至少覆盖所述半导体衬底1的侧表面的一部分。 .The
-
Patent Agency Ranking
公开(公告)号：JP5745650B2
公开(公告)日：2015-07-08
申请号：JP2013549016
申请日：2011-12-15
Applicant: 株式会社日立製作所
IPC: H01L29/78 , H01L29/861 , H01L29/868 , H01L21/336 , H01L29/739
CPC classification number: H01L29/7397 , H01L27/0727 , H01L29/0834 , H01L29/1095 , H01L29/7395 , H01L29/861 , H01L29/88 , H02M7/537
-
公开(公告)号：JP2015116053A
公开(公告)日：2015-06-22
申请号：JP2013256619
申请日：2013-12-12
Applicant: 株式会社日立製作所 , 株式会社 日立パワーデバイス
CPC classification number: H01L29/7808 , H01L23/3114 , H01L23/373 , H01L24/01 , H01L24/33 , H01L24/36 , H01L24/40 , H01L25/07 , H01L29/7805 , H02K11/00 , H02K11/046 , H02K19/36 , H02M1/08 , H02M7/003 , H02M7/217 , H02M7/219 , H02P9/00 , H01L2224/05554 , H01L2224/0603 , H01L2224/40137 , H01L2224/45147 , H01L2224/48091 , H01L2224/48137 , H01L2224/73221 , H01L2224/73265 , H01L2924/13091 , H01L2924/181 , H02M2001/0006
Abstract: 【課題】簡便に組み立て可能で損失が低い半導体装置、オルタネータ及び電力変換装置を提供する。 【解決手段】本発明の半導体装置S1は、オルタネータOtに取着される上面視で円形の外周部101sをもつ第1の外部電極101を有し、第1の外部電極101上に、MOSFETチップ103と、MOSFETチップ103の第1の主端子103dと第2の主端子103sの電圧もしくは電流が入力され、それに基づいてMOSFETチップ103のゲート103gに供給する制御信号を生成する制御回路104と、制御回路104に電源を供給するコンデンサ105とが搭載され、MOSFETチップ103に対して前記第1の外部電極の反対側に第2の外部電極107を有し、MOSFETチップ103の第1の主端子103dと第1の外部電極101、並びに、MOSFETチップ103の第2の主端子103sと第2の外部電極107が電気的に接続されている。 【選択図】図1
Abstract translation: 要解决的问题：提供一种能够以低损耗简单组装的半导体器件，并提供交流发电机和功率转换装置。本发明的半导体器件S1包括具有周边部分的第一外部电极101 附接到交流发电机Ot的101s，周边部分101s在上表面视图中形成为圆形。 MOSFET芯片103，控制电路104，其中输入了MOSFET芯片103的第一主端子103d和第二主端子103s的电压或电流，并且产生要供给到栅极103g的控制信号 MOSFET芯片103基于电压或电流，以及用于向控制电路104提供电源的电容器105安装在第一外部电极101上。半导体器件S1包括设置在相反的第二外部电极107上的第二外部电极107 第一外部电极相对于MOSFET芯片103的一侧。MOSFET芯片103的第一主端子103d和第一外部电极101电连接，MOSFET芯片103的第二主端子103s和第二外部电极 107电连接。
-
公开(公告)号：JP2015111969A
公开(公告)日：2015-06-18
申请号：JP2013252875
申请日：2013-12-06
Applicant: 株式会社日立製作所 , 株式会社 日立パワーデバイス
Abstract: 【課題】ブリッジ型整流回路の整流素子として用いる自律型の同期整流MOSFETの整流装置のチャタリングを防止する。 【解決手段】整流装置132は、ブリッジ型の整流回路のハイサイドおよびロウサイドにそれぞれ接続されるものである。整流装置132は、負極側主端子TLから正極側主端子THへと整流電流を流すMOSFET101と、MOSFET101をオンオフ制御するゲートドライバ105と、0Vよりも大きな基準電圧VREFと正極側主端子THから負極側主端子TLへの電圧とを比較した比較信号Vcompを生成するコンパレータ103とを備える。コンパレータ103は、比較信号Vcompをゲートドライバ105に出力することにより、正極側主端子THから負極側主端子TLへの電圧が基準電圧VREF以下ならばMOSFET101をオンさせる。 【選択図】図1
Abstract translation: 要解决的问题：为了防止用作桥式整流电路的整流元件的自主同步整流器MOSFET的整流器件的抖动。解决方案：整流器件132分别连接到桥的高侧和低侧 型整流电路。 每个整流器件132包括：通过整流器电流的MOSFET 101形成负侧主端子TL到正侧主端子TH; 开关控制MOSFET101的栅极驱动器105; 以及比较器103，其生成通过将大于0V的参考电压VREF与从正侧主端子TH到负侧主端子TL的电压进行比较而获得的比较信号Vcomp。 当从正侧主端子TH到负侧主端子TL的电压低于或等于参考电压VREF时，比较器103通过将比较信号Vcomp输出到栅极驱动器105来导通MOSFET 101。
-
公开(公告)号：JP2019161720A
公开(公告)日：2019-09-19
申请号：JP2018041630
申请日：2018-03-08
Applicant: 株式会社日立製作所
IPC: H02M7/48
Abstract: 【課題】シングルゲート型IGBTを使用したPWM制御インバータ装置よりも、電力損失の少なく、かつ脈動が小さく低ノイズな交流波を出力するPWM制御インバータ装置を提供する。 【解決手段】3相各相の上下アームに第1および第2のデュアルゲートIGBTを使用し逆並列にダイオードを接続するインバータ装置であって、第1のデュアルゲートIGBTの第1のゲート端子は、電圧指令信号に基づいて導通幅を変調した第1のPWM信号を用いて生成した第1のゲート信号により駆動され、第2のゲート端子は、第1のPWM信号に基づいて当該第1のPWM信号の導通幅より短い導通幅に変調しかつ当該第1のPWM信号の導通幅の期間内に位置する第3のPWM信号を用いて生成した第2のゲート信号により駆動され、第2のデュアルゲートIGBTの第1および第2のゲート信号は、第1のPWM信号を正負逆相にした第2のPWM信号から同様に生成する。 【選択図】図6
-
公开(公告)号：JP2019138944A
公开(公告)日：2019-08-22
申请号：JP2018019308
申请日：2018-02-06
Applicant: 株式会社日立製作所
Abstract: 【課題】学習者の理解度とやる気の両方に応じた効果的かつ継続的な学習を提供することができる学習支援システムを提供する。 【解決手段】学習者200に提示された問題に対する学習者200の解答状況を示す解答データを蓄積する解答データベース112と、解答データから学習者200の理解度を算出する第1のサブシステム111と、学習者200の状態をセンシングしたセンシングデータを蓄積するセンシング結果データベース122と、センシングデータから学習者200のやる気度を算出する第2のサブシステム121と、第1のサブシステム111で算出された学習者200の理解度と第2のサブシステム121で算出されたやる気度との少なくとも一方に基づいて、問題が蓄積された問題データベース131から学習者200に提供する問題を決定する。 【選択図】 図1
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
