整流装置、オルタネータおよび電力変換装置
    2.
    发明专利
    整流装置、オルタネータおよび電力変換装置 有权
    整流器装置,替代器和功率转换装置

    公开(公告)号:JP2015111969A

    公开(公告)日:2015-06-18

    申请号:JP2013252875

    申请日:2013-12-06

    Abstract: 【課題】ブリッジ型整流回路の整流素子として用いる自律型の同期整流MOSFETの整流装置のチャタリングを防止する。 【解決手段】整流装置132は、ブリッジ型の整流回路のハイサイドおよびロウサイドにそれぞれ接続されるものである。整流装置132は、負極側主端子TLから正極側主端子THへと整流電流を流すMOSFET101と、MOSFET101をオンオフ制御するゲートドライバ105と、0Vよりも大きな基準電圧VREFと正極側主端子THから負極側主端子TLへの電圧とを比較した比較信号Vcompを生成するコンパレータ103とを備える。コンパレータ103は、比較信号Vcompをゲートドライバ105に出力することにより、正極側主端子THから負極側主端子TLへの電圧が基準電圧VREF以下ならばMOSFET101をオンさせる。 【選択図】図1

    Abstract translation: 要解决的问题:为了防止用作桥式整流电路的整流元件的自主同步整流器MOSFET的整流器件的抖动。解决方案:整流器件132分别连接到桥的高侧和低侧 型整流电路。 每个整流器件132包括:通过整流器电流的MOSFET 101形成负侧主端子TL到正侧主端子TH; 开关控制MOSFET101的栅极驱动器105; 以及比较器103,其生成通过将大于0V的参考电压VREF与从正侧主端子TH到负侧主端子TL的电压进行比较而获得的比较信号Vcomp。 当从正侧主端子TH到负侧主端子TL的电压低于或等于参考电压VREF时,比较器103通过将比较信号Vcomp输出到栅极驱动器105来导通MOSFET 101。

    整流装置、オルタネータおよび電力変換装置
    4.
    发明专利
    整流装置、オルタネータおよび電力変換装置 有权
    整流器,逆变器和电源转换器

    公开(公告)号:JP2015116077A

    公开(公告)日:2015-06-22

    申请号:JP2013257733

    申请日:2013-12-13

    CPC classification number: H02M7/04 H02M1/08 H02M7/219 H03K17/163 Y02B70/1408

    Abstract: 【課題】チャタリングを防止し、かつ、ノイズ印加時の誤動作で貫通電流が流れることを防止する自律型の同期整流MOSFETの整流装置を提供する。 【解決手段】整流装置132は、同期整流を行う整流MOSFET101と、整流MOSFET101の一対の正極側主端子THと負極側主端子TL間の電圧を入力し、入力した電圧に基づいて整流MOSFET101のオン・オフを判定する判定回路103と、判定回路103の比較信号Vcompにより整流MOSFET101のゲートのオン・オフを行い、整流MOSFET101をオフするときにゲート電圧Vgsの降圧に要する時間よりも整流MOSFET101をオンするときにゲート電圧Vgsの昇圧に要する時間が長くなるように構成されるゲート駆動回路105とを備える。 【選択図】図2

    Abstract translation: 要解决的问题:提供一种自动同步整流MOSFET的整流器,其中防止抖动,同时在施加噪声时防止由于故障导致的通流流动。解决方案:整流器132包括执行同步整流的整流MOSFET 101, 接收一对正电极侧主端子TH和负极侧主端子TL之间的电压的确定电路103,并且基于这样输入的电压来确定整流MOSFET 101的导通/截止;以及栅极驱动电路105 被配置为通过确定电路103的比较信号Vcomp来导通/关断整流MOSFET 101的栅极,并且在使整流MOSFET 101导通时升高栅极电压Vgs所需的时间长于步进所需的时间 在关闭整流MOSFET 101时降低栅极电压Vgs。

    半導体装置、並びにそれを用いたオルタネータ及び電力変換装置
    7.
    发明专利
    半導体装置、並びにそれを用いたオルタネータ及び電力変換装置 有权
    半导体器件,使用该器件的器件和功率转换器件

    公开(公告)号:JP2016058594A

    公开(公告)日:2016-04-21

    申请号:JP2014184783

    申请日:2014-09-11

    Abstract: 【課題】少ない電圧損失、電力損失で整流を行い、組み立て工程が簡便で、低コストの半導体装置、並びにそれを用いたオルタネータ及び電力変換装置を提供する 【解決手段】円形の外周部を有する第1の外部電極と、MOSFETチップと、MOSFETのドレイン電極とソース電極の電圧を入力し、当該電圧に基づいてMOSFETを制御する信号をゲート電極に供給する制御回路チップと、MOSFETチップに対して第1の外部電極の反対側に配置され、第1の外部電極の円形の外周部の中心軸上に外部端子を有する第2の外部電極と、制御回路チップと外部電極とを絶縁する絶縁基板と、を備え、第1の外部電極と、MOSFETチップのドレイン電極およびソース電極と、第2の外部電極とは、中心軸方向に積み重なるように配置され、MOSFETチップのドレイン電極と第1の外部電極とが接続され、MOSFETチップのソース電極と第2の外部電極とが接続される。 【選択図】 図1

    Abstract translation: 要解决的问题:提供一种在降低电压损耗和功率损耗的同时进行整流的半导体器件,简化组装过程并降低成本,使用该半导体器件的交流发电机和电力转换装置。解决方案:半导体器件包括: 第一外部电极,包括圆形外周部分; 一个MOSFET芯片; 控制电路芯片,其输入MOSFET的漏电极和源电极的电压,并且基于电压向栅电极提供用于控制MOSFET的信号; 第二外部电极,其相对于所述MOSFET芯片设置在所述第一外部电极的相对侧,并且在所述第一外部电极的圆形外周部的中心轴上包括外部端子; 以及使控制电路芯片和外部电极绝缘的绝缘基板。 MOSFET芯片的第一外部电极,漏极电极和源电极以及第二外部电极被配置成沿着中心轴的方向堆叠,MOSFET芯片的漏电极和第一外部电极被连接 ,并且MOSFET芯片的源电极和第二外部电极连接。选择图:图1

    半導体装置
    9.
    发明专利
    半導体装置 有权
    半导体器件

    公开(公告)号:JP2016063169A

    公开(公告)日:2016-04-25

    申请号:JP2014192100

    申请日:2014-09-22

    Abstract: 【課題】ターンオフ時のスイッチング損失を低減させる電力変換用スイッチング素子を提供する。 【解決手段】p型チャネル層104の表面の一部で、第一のゲート電極106及び第二のゲート電極107のそれぞれにゲート絶縁膜105を介して接する部分に、n型ソース領域108、109が形成される。第一のゲート電極106に接する第一のn型ソース領域108のy方向の長さをa1とし、第一のn型ソース領域108を含むp型チャネル層104のy方向の繰り返し単位長さをb1とし、第二のゲート電極107に接する第二のn型ソース領域109のy方向の長さをa2とし、第二のn型ソース領域109を含むp型チャネル層104のy方向の繰り返し単位長さをb2としたとき、y方向に第一のn型ソース領域108が占める割合a1/b1を、y方向に第二のn型ソース領域109が占める割合a2/b2より小さくする。 【選択図】図1

    Abstract translation: 要解决的问题:提供用于功率转换的开关元件,其降低关断时的开关损耗。解决方案:在半导体器件中,n型源极区域108,109形成在 分别经由栅极绝缘膜105接触第一栅电极106和第二栅电极107的部分处的p型沟道层104。 当假定与第一栅电极106接触的第一n型源极区域108的y方向上的长度为a1时,包括第一n沟道层104的p型沟道层104的y方向上的重复单位长度 型源极区108为b1,与第二栅电极107接触的第二n型源极区109的y方向的长度为a2,p型沟道层的y方向的重复单位长度 104包括第二n型源极区域109,b2是使由第一n型源极区域108占据的y方向的比率a1 / b1小于由y方向占据的y方向的比率a2 / b2 第二n型源区域109.SELECTED DRAWING:图1

Patent Agency Ranking