公开(公告)号：KR20210027367A

公开(公告)日：2021-03-10

申请号：KR1020217001128A

申请日：2019-06-17

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 슌페이 야마자키 ,  ??페이 야마자키 ,  다카노리 마츠자키 ,  료 도쿠마루 ,  료타 호도

IPC: H01L27/108 ,  H01L29/786 ,  H01L49/02

CPC classification number: H01L27/10805 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L27/108 ,  H01L27/10847 ,  H01L27/1156 ,  H01L28/40 ,  H01L29/786 ,  H01L29/7869 ,  H01L29/788 ,  H01L29/792

Abstract: 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 트랜지스터와, 용량 소자와, 전극과, 층간막을 가지고, 트랜지스터는 반도체층과, 게이트와, 소스와, 드레인을 가지고, 트랜지스터 및 용량 소자는 층간막에 매립되어 제공되고, 소스 및 드레인 중 한쪽은 반도체층보다 아래쪽에서 전극과 접하고, 소스 및 드레인 중 다른 쪽은 반도체층보다 위쪽에서 용량 소자의 전극 중 한쪽과 접한다.

公开(公告)号：KR102229962B1

公开(公告)日：2021-03-18

申请号：KR1020140063152A

申请日：2014-05-26

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 히로키 이노우에 ,  다카노리 마츠자키 ,  도모아키 아츠미

IPC: G11C11/4096 ,  G11C11/405

CPC classification number: G11C11/403 ,  G11C11/4076 ,  G11C11/4094

Abstract: 오판독을 방지할 수 있는 반도체 장치를 제공한다.
제1 트랜지스터(101), P형의 제2 트랜지스터(102) 및 제3 트랜지스터(105)를 갖는 메모리 셀에 있어서, 데이터의 기입 시에는, 배선(113)의 전위를 VDD 또는 GND로 한다. 스탠바이 기간에는 배선(113)의 전위는 GND로 한다. 데이터를 판독하는 동작은, 배선(113)을 전위 GND로 프리차지하여, 부유 상태로 하고, 배선(114)을 전위 (VDD-α)로 한 뒤, 제3 트랜지스터(105)를 온으로 한다. 제2 트랜지스터(102)의 게이트(노드(104))의 전위가, 스탠바이 기간 중에 VDD보다 ΔV
MAX 만큼 저하되어도, 확실하게 제2 트랜지스터(102)가 오프가 되도록 α를 설정한다. 즉, Vth+ΔV
MAX